{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "芯片工程师 - 芯片研发",
        "job_level": "校招",AI生成
        "work_category": "全职",AI生成
        "department": "未披露",
        "location": "北京、上海、杭州、深圳",
        "work_mode": "未披露",AI生成
        "job_category": "硬件"AI生成
    },
    "company": {
        "company_name": "字节跳动",
        "company_industry": "互联网 / 数字内容 / 电商",
        "company_size": "10000人以上",
        "company_website": "bytedance.com",
        "company_description": "字节跳动提供内容创作、信息分发、电商和协作产品，旗下产品包括抖音、今日头条、TikTok和飞书。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": "",
        "degree": "2027届获得本科及以上学历",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、设计方向：\n1）实现高性能的服务器CPU SoC和DPU，参与IP级、子系统级与SoC的微架构、RTL设计、PPA优化等设计工作；\n2）高性能、低功耗、低延时、高吞吐的核心IP设计：CPU core（RISC-V）、SNoC、UCIe、DDR等；\n3）基于FPGA/ASIC等专用硬件，展开针对DPU、存储、网络和高性能服务器芯片的研发工作；\n4）和业务部门、软硬件团队一起业务协同优化，交付竞争力的服务器芯片和解决方案；\n2、验证方向：\n1）深入理解服务器CPU/SoC架构（ARM/RISC-V/x86），制定IP级、子系统级与SoC级验证策略及计划；\n2）负责核心IP验证，包括高性能CPU、一致性Mesh总线、高速接口（UCIe、PCIe、DDR）等；\n3）承担SoC级验证，涵盖ISA、功能特性、多核一致性、多级Cache、NUMA多Die架构、DDR子系统、PCIe/CXL高速IO子系统、中断与虚拟化等相关领域验证；\n4）完成门级网表仿真与硅后芯片测试支持。",
        "requirements_text": "1、2027届获得本科及以上学历，计算机、电子、微电子、通信等相关专业；\n2、有硬件设计思维，熟悉RTL设计或功能验证；了解芯片的开发流程；\n3、了解x86/ARM/RISC-V体系，多核内存模型、Cache一致性、中断控制器、IOMMU等；了解PCIe、DDR等协议或AMBA等总线协议；\n4、熟悉芯片设计的中后端和封测流程，有相关项目经验者优先；对计算机系统有一定理解，有软硬件协同设计的背景知识；\n5、有较强的学习能力和沟通能力。",
        "skills": [AI生成
            "芯片设计",
            "沟通能力",
            "学习能力"
        ],
        "preferred_qualifications": "4、熟悉芯片设计的中后端和封测流程，有相关项目经验者优先",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://jobs.bytedance.com/campus/position/7669686403949562165/detail"
            }
        ]
    },
    "posting": {
        "posting_id": "7669686403949562165",
        "post_date": "2026-08-03",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://jobs.bytedance.com/campus/position/7669686403949562165/detail"
    },
    "fulltext": "芯片工程师 - 芯片研发\n职位描述\n团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、设计方向：\n1）实现高性能的服务器CPU SoC和DPU，参与IP级、子系统级与SoC的微架构、RTL设计、PPA优化等设计工作；\n2）高性能、低功耗、低延时、高吞吐的核心IP设计：CPU core（RISC-V）、SNoC、UCIe、DDR等；\n3）基于FPGA/ASIC等专用硬件，展开针对DPU、存储、网络和高性能服务器芯片的研发工作；\n4）和业务部门、软硬件团队一起业务协同优化，交付竞争力的服务器芯片和解决方案；\n2、验证方向：\n1）深入理解服务器CPU/SoC架构（ARM/RISC-V/x86），制定IP级、子系统级与SoC级验证策略及计划；\n2）负责核心IP验证，包括高性能CPU、一致性Mesh总线、高速接口（UCIe、PCIe、DDR）等；\n3）承担SoC级验证，涵盖ISA、功能特性、多核一致性、多级Cache、NUMA多Die架构、DDR子系统、PCIe/CXL高速IO子系统、中断与虚拟化等相关领域验证；\n4）完成门级网表仿真与硅后芯片测试支持。\n\n职位要求\n1、2027届获得本科及以上学历，计算机、电子、微电子、通信等相关专业；\n2、有硬件设计思维，熟悉RTL设计或功能验证；了解芯片的开发流程；\n3、了解x86/ARM/RISC-V体系，多核内存模型、Cache一致性、中断控制器、IOMMU等；了解PCIe、DDR等协议或AMBA等总线协议；\n4、熟悉芯片设计的中后端和封测流程，有相关项目经验者优先；对计算机系统有一定理解，有软硬件协同设计的背景知识；\n5、有较强的学习能力和沟通能力。\n团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、设计方向：\n1）实现高性能的服务器CPU SoC和DPU，参与IP级、子系统级与SoC的微架构、RTL设计、PPA优化等设计工作；\n2）高性能、低功耗、低延时、高吞吐的核心IP设计：CPU core（RISC-V）、SNoC、UCIe、DDR等；\n3）基于FPGA/ASIC等专用硬件，展开针对DPU、存储、网络和高性能服务器芯片的研发工作；\n4）和业务部门、软硬件团队一起业务协同优化，交付竞争力的服务器芯片和解决方案；\n2、验证方向：\n1）深入理解服务器CPU/SoC架构（ARM/RISC-V/x86），制定IP级、子系统级与SoC级验证策略及计划；\n2）负责核心IP验证，包括高性能CPU、一致性Mesh总线、高速接口（UCIe、PCIe、DDR）等；\n3）承担SoC级验证，涵盖ISA、功能特性、多核一致性、多级Cache、NUMA多Die架构、DDR子系统、PCIe/CXL高速IO子系统、中断与虚拟化等相关领域验证；\n4）完成门级网表仿真与硅后芯片测试支持。\n1、2027届获得本科及以上学历，计算机、电子、微电子、通信等相关专业；\n2、有硬件设计思维，熟悉RTL设计或功能验证；了解芯片的开发流程；\n3、了解x86/ARM/RISC-V体系，多核内存模型、Cache一致性、中断控制器、IOMMU等；了解PCIe、DDR等协议或AMBA等总线协议；\n4、熟悉芯片设计的中后端和封测流程，有相关项目经验者优先；对计算机系统有一定理解，有软硬件协同设计的背景知识；\n5、有较强的学习能力和沟通能力。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}