{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "芯片物理实现与系统集成工程师 - 芯片研发",
        "job_level": "校招",AI生成
        "work_category": "全职",AI生成
        "department": "未披露",
        "location": "上海、北京、深圳、西安",
        "work_mode": "未披露",AI生成
        "job_category": "硬件"AI生成
    },
    "company": {
        "company_name": "字节跳动",
        "company_industry": "互联网 / 数字内容 / 电商",
        "company_size": "10000人以上",
        "company_website": "bytedance.com",
        "company_description": "字节跳动提供内容创作、信息分发、电商和协作产品，旗下产品包括抖音、今日头条、TikTok和飞书。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": "",
        "degree": "2027届获得本科及以上学历",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、负责ASIC、CPU芯片的中后端设计，包括物理设计、DFT、综合STA和封装SIPI等领域；\n2、DFT方向：负责SOC芯片中的DFT实现相关工作（如Scan、MBIST、ATPG、Boundary Scan等），配合上下游团队，完成芯片设计过程中DFT相关的Timing、Power-IR分析和收敛等工作；流片后完成向量调试、优化、覆盖率优化等ATE测试相关问题；\n3、综合集成方向：与其他团队合作，完成SOC芯片Clock、Reset方案、Low Power方案，开发芯片的时序约束与低功耗约束；负责SOC芯片的综合、形式验证、时序分析，推动PPA提升；负责STA signoff、Power、Low Power signoff，优化并推动signoff方法学；负责芯片各类Timing check，成为流片前Timing把关人；\n4、封装仿真方向：负责自研芯片全流程封装相关工作，涵盖封装方案选型与定制，完成封装设计并保障交付；开展SI与PI仿真，确保信号与电源完整性；进行封装热和应力仿真，提前预判并优化散热、可靠性风险；同时负责封装工艺和基板工艺开发，对接上下游厂商，保障设计可制造性；\n5、物理设计方向：负责先进工艺数字芯片从门级网表到GDSII的芯片后端物理实现全流程；负责PPA优化、芯片STA收敛、物理验证（PV）、IR、EM等芯片后端signoff；具备新技术与流程探索能力，协助开发优化In-house EDA工具与后端设计流程。",
        "requirements_text": "1、2027届获得本科及以上学历，计算机/电子/微电子/通信/半导体封装/材料/机械/自动化等相关专业优先；\n2、DFT方向：熟练使用DFT EDA工具，掌握DFT原理和方法，具备良好的学习能力、团队合作精神和认真负责的工作态度；\n3、综合集成方向：\n1）对综合、STA、低功耗等方法学具备一定的知识，有相关项目经验者优先；\n2）了解Device和Compact Model，熟悉SPICE Simulation者优先；\n4、封装仿真方向：熟练掌握信号完整性及电源完整性的理论知识；熟悉并了解FCBGA、FCCSP、WLCSP、WLBGA、MCM等封装类型的工艺流程和设计要点；理解封装各项性能指标及关键点；\n5、物理设计方向：\n1）掌握数字电路基础知识，熟练使用主流后端工具，具备一定脚本能力；\n2）熟悉并清晰理解后端设计流程及相关概念（Floorplan/CTS/STA等）；\n3）对先进工艺DTCO方面有深入理解，具备一定AI/EDA方面专业知识（加分项）。",
        "skills": [AI生成
            "数字电路",
            "团队协作",
            "学习能力"
        ],
        "preferred_qualifications": "1、2027届获得本科及以上学历，计算机/电子/微电子/通信/半导体封装/材料/机械/自动化等相关专业优先；1）对综合、STA、低功耗等方法学具备一定的知识，有相关项目经验者优先；2）了解Device和Compact Model，熟悉SPICE Simulation者优先；3）对先进工艺DTCO方面有深入理解，具备一定AI/EDA方面专业知识（加分项）",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://jobs.bytedance.com/campus/position/7669793479326189877/detail"
            }
        ]
    },
    "posting": {
        "posting_id": "7669793479326189877",
        "post_date": "2026-08-03",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://jobs.bytedance.com/campus/position/7669793479326189877/detail"
    },
    "fulltext": "芯片物理实现与系统集成工程师 - 芯片研发\n职位描述\n团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、负责ASIC、CPU芯片的中后端设计，包括物理设计、DFT、综合STA和封装SIPI等领域；\n2、DFT方向：负责SOC芯片中的DFT实现相关工作（如Scan、MBIST、ATPG、Boundary Scan等），配合上下游团队，完成芯片设计过程中DFT相关的Timing、Power-IR分析和收敛等工作；流片后完成向量调试、优化、覆盖率优化等ATE测试相关问题；\n3、综合集成方向：与其他团队合作，完成SOC芯片Clock、Reset方案、Low Power方案，开发芯片的时序约束与低功耗约束；负责SOC芯片的综合、形式验证、时序分析，推动PPA提升；负责STA signoff、Power、Low Power signoff，优化并推动signoff方法学；负责芯片各类Timing check，成为流片前Timing把关人；\n4、封装仿真方向：负责自研芯片全流程封装相关工作，涵盖封装方案选型与定制，完成封装设计并保障交付；开展SI与PI仿真，确保信号与电源完整性；进行封装热和应力仿真，提前预判并优化散热、可靠性风险；同时负责封装工艺和基板工艺开发，对接上下游厂商，保障设计可制造性；\n5、物理设计方向：负责先进工艺数字芯片从门级网表到GDSII的芯片后端物理实现全流程；负责PPA优化、芯片STA收敛、物理验证（PV）、IR、EM等芯片后端signoff；具备新技术与流程探索能力，协助开发优化In-house EDA工具与后端设计流程。\n\n职位要求\n1、2027届获得本科及以上学历，计算机/电子/微电子/通信/半导体封装/材料/机械/自动化等相关专业优先；\n2、DFT方向：熟练使用DFT EDA工具，掌握DFT原理和方法，具备良好的学习能力、团队合作精神和认真负责的工作态度；\n3、综合集成方向：\n1）对综合、STA、低功耗等方法学具备一定的知识，有相关项目经验者优先；\n2）了解Device和Compact Model，熟悉SPICE Simulation者优先；\n4、封装仿真方向：熟练掌握信号完整性及电源完整性的理论知识；熟悉并了解FCBGA、FCCSP、WLCSP、WLBGA、MCM等封装类型的工艺流程和设计要点；理解封装各项性能指标及关键点；\n5、物理设计方向：\n1）掌握数字电路基础知识，熟练使用主流后端工具，具备一定脚本能力；\n2）熟悉并清晰理解后端设计流程及相关概念（Floorplan/CTS/STA等）；\n3）对先进工艺DTCO方面有深入理解，具备一定AI/EDA方面专业知识（加分项）。\n团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、负责ASIC、CPU芯片的中后端设计，包括物理设计、DFT、综合STA和封装SIPI等领域；\n2、DFT方向：负责SOC芯片中的DFT实现相关工作（如Scan、MBIST、ATPG、Boundary Scan等），配合上下游团队，完成芯片设计过程中DFT相关的Timing、Power-IR分析和收敛等工作；流片后完成向量调试、优化、覆盖率优化等ATE测试相关问题；\n3、综合集成方向：与其他团队合作，完成SOC芯片Clock、Reset方案、Low Power方案，开发芯片的时序约束与低功耗约束；负责SOC芯片的综合、形式验证、时序分析，推动PPA提升；负责STA signoff、Power、Low Power signoff，优化并推动signoff方法学；负责芯片各类Timing check，成为流片前Timing把关人；\n4、封装仿真方向：负责自研芯片全流程封装相关工作，涵盖封装方案选型与定制，完成封装设计并保障交付；开展SI与PI仿真，确保信号与电源完整性；进行封装热和应力仿真，提前预判并优化散热、可靠性风险；同时负责封装工艺和基板工艺开发，对接上下游厂商，保障设计可制造性；\n5、物理设计方向：负责先进工艺数字芯片从门级网表到GDSII的芯片后端物理实现全流程；负责PPA优化、芯片STA收敛、物理验证（PV）、IR、EM等芯片后端signoff；具备新技术与流程探索能力，协助开发优化In-house EDA工具与后端设计流程。\n1、2027届获得本科及以上学历，计算机/电子/微电子/通信/半导体封装/材料/机械/自动化等相关专业优先；\n2、DFT方向：熟练使用DFT EDA工具，掌握DFT原理和方法，具备良好的学习能力、团队合作精神和认真负责的工作态度；\n3、综合集成方向：\n1）对综合、STA、低功耗等方法学具备一定的知识，有相关项目经验者优先；\n2）了解Device和Compact Model，熟悉SPICE Simulation者优先；\n4、封装仿真方向：熟练掌握信号完整性及电源完整性的理论知识；熟悉并了解FCBGA、FCCSP、WLCSP、WLBGA、MCM等封装类型的工艺流程和设计要点；理解封装各项性能指标及关键点；\n5、物理设计方向：\n1）掌握数字电路基础知识，熟练使用主流后端工具，具备一定脚本能力；\n2）熟悉并清晰理解后端设计流程及相关概念（Floorplan/CTS/STA等）；\n3）对先进工艺DTCO方面有深入理解，具备一定AI/EDA方面专业知识（加分项）。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}