{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "ASIC设计工程师（混合信号/高速接口） - 芯片研发",
        "job_level": "校招",AI生成
        "work_category": "全职",AI生成
        "department": "未披露",
        "location": "北京、上海、深圳",
        "work_mode": "未披露",AI生成
        "job_category": "硬件"AI生成
    },
    "company": {
        "company_name": "字节跳动",
        "company_industry": "互联网 / 数字内容 / 电商",
        "company_size": "10000人以上",
        "company_website": "bytedance.com",
        "company_description": "字节跳动提供内容创作、信息分发、电商和协作产品，旗下产品包括抖音、今日头条、TikTok和飞书。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": "",
        "degree": "2027届获得本科及以上学历",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、参与定义并设计state-of-the art混合信号高速互联IP，包括架构定义，前端设计，后端实现，硅后测试，量产等等。",
        "requirements_text": "1、2027届获得本科及以上学历，专业不限；\n2、熟悉数字电路设计，熟练掌握Verilog、SystemVerilog等设计语言；\n3、熟练掌握时序分析，了解reset，CDC相关流程和要求；\n4、熟悉芯片SoC架构，计算机架构相关知识。\n\n加分项\n1、了解高速接口设计，熟悉数字信号处理，模拟电路设计等加分；\n2、了解芯片DFT，可靠性，以及硅后测试等加分。",
        "skills": [AI生成
            "Verilog",
            "SystemVerilog",
            "接口设计",
            "电路设计",
            "模拟电路",
            "数字电路",
            "信号处理",
            "可靠性"
        ],
        "preferred_qualifications": "加分项；1、了解高速接口设计，熟悉数字信号处理，模拟电路设计等加分；2、了解芯片DFT，可靠性，以及硅后测试等加分",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://jobs.bytedance.com/campus/position/7676033399521839413/detail"
            }
        ]
    },
    "posting": {
        "posting_id": "7676033399521839413",
        "post_date": "2026-08-20",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://jobs.bytedance.com/campus/position/7676033399521839413/detail"
    },
    "fulltext": "ASIC设计工程师（混合信号/高速接口） - 芯片研发\n职位描述\n团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、参与定义并设计state-of-the art混合信号高速互联IP，包括架构定义，前端设计，后端实现，硅后测试，量产等等。\n\n职位要求\n1、2027届获得本科及以上学历，专业不限；\n2、熟悉数字电路设计，熟练掌握Verilog、SystemVerilog等设计语言；\n3、熟练掌握时序分析，了解reset，CDC相关流程和要求；\n4、熟悉芯片SoC架构，计算机架构相关知识。\n\n加分项\n1、了解高速接口设计，熟悉数字信号处理，模拟电路设计等加分；\n2、了解芯片DFT，可靠性，以及硅后测试等加分。\n团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。\n\n1、参与定义并设计state-of-the art混合信号高速互联IP，包括架构定义，前端设计，后端实现，硅后测试，量产等等。\n1、2027届获得本科及以上学历，专业不限；\n2、熟悉数字电路设计，熟练掌握Verilog、SystemVerilog等设计语言；\n3、熟练掌握时序分析，了解reset，CDC相关流程和要求；\n4、熟悉芯片SoC架构，计算机架构相关知识。\n\n加分项\n1、了解高速接口设计，熟悉数字信号处理，模拟电路设计等加分；\n2、了解芯片DFT，可靠性，以及硅后测试等加分。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}