主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "硬件开发-芯片设计方向",
"job_level": "校招",AI生成
"work_category": "全职",AI生成
"department": "数据计算平台部 / 云架构平台部 / 腾讯网络研发部",
"location": "深圳总部 / 北京",
"work_mode": "未披露",AI生成
"job_category": "技术"AI生成
},
"company": {
"company_name": "腾讯",
"company_industry": "互联网 / 云计算 / 数字内容 / 人工智能",
"company_size": "10000人以上",
"company_website": "tencent.com",
"company_description": "腾讯是一家互联网科技公司，业务覆盖社交、内容、游戏、云计算、金融科技和人工智能等领域。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "未披露",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "硬件开发-芯片设计方向\n\n基础信息\n招聘项目：应届毕业生\n职位类别：技术\n工作地点：深圳总部 / 北京\n面试城市：远程面试\n事业群：TEG\n部门：数据计算平台部 / 云架构平台部 / 腾讯网络研发部\n\n岗位职责\n1、参与SoC/IP 系统/子系统的设计和实现；\n2、负责模块架构设计、RTL实现、时序分析优化以及模块的PPA优化；\n3、支撑 SoC/IP 的系统集成，以及文档编写；\n4、与性能分析团队一起进行芯片性能改进；\n5、与设计验证团队一起制定验证测试计划，覆盖率分析，芯片仿真以及调试。\n\n任职要求\n1、微电子、集成电路、电子工程、计算机、通信相关专业学历；\n2、熟悉数字电路设计原理和集成电路设计流程，了解ASIC/FPGA设计流程，包括逻辑综合、布局布线、时序分析和验证等；\n3、良好的编程能力，熟练掌握至少一种硬件描述语言（如Verilog或VHDL）,熟悉C/C++、Python或其他编程语言；\n4、熟悉EDA工具（如Cadence、Synopsys或Mentor Graphics等）的使用；\n5、熟悉数字电路设计技术，如处理器架构、存储器、总线接口等。",
"requirements_text": "硬件开发-芯片设计方向\n\n基础信息\n招聘项目：应届毕业生\n职位类别：技术\n工作地点：深圳总部 / 北京\n面试城市：远程面试\n事业群：TEG\n部门：数据计算平台部 / 云架构平台部 / 腾讯网络研发部\n\n岗位职责\n1、参与SoC/IP 系统/子系统的设计和实现；\n2、负责模块架构设计、RTL实现、时序分析优化以及模块的PPA优化；\n3、支撑 SoC/IP 的系统集成，以及文档编写；\n4、与性能分析团队一起进行芯片性能改进；\n5、与设计验证团队一起制定验证测试计划，覆盖率分析，芯片仿真以及调试。\n\n任职要求\n1、微电子、集成电路、电子工程、计算机、通信相关专业学历；\n2、熟悉数字电路设计原理和集成电路设计流程，了解ASIC/FPGA设计流程，包括逻辑综合、布局布线、时序分析和验证等；\n3、良好的编程能力，熟练掌握至少一种硬件描述语言（如Verilog或VHDL）,熟悉C/C++、Python或其他编程语言；\n4、熟悉EDA工具（如Cadence、Synopsys或Mentor Graphics等）的使用；\n5、熟悉数字电路设计技术，如处理器架构、存储器、总线接口等。",
"skills": [AI生成
"Python",
"C++",
"Verilog",
"FPGA",
"架构设计",
"电路设计",
"数字电路",
"芯片设计",
"招聘"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://join.qq.com/post_detail.html?postid=1284501739072168960"
}
]
},
"posting": {
"posting_id": "1284501739072168960",
"post_date": "",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://join.qq.com/post_detail.html?postid=1284501739072168960"
},
"fulltext": "硬件开发-芯片设计方向\n硬件开发-芯片设计方向\n\n基础信息\n招聘项目：应届毕业生\n职位类别：技术\n工作地点：深圳总部 / 北京\n面试城市：远程面试\n事业群：TEG\n部门：数据计算平台部 / 云架构平台部 / 腾讯网络研发部\n\n岗位职责\n1、参与SoC/IP 系统/子系统的设计和实现；\n2、负责模块架构设计、RTL实现、时序分析优化以及模块的PPA优化；\n3、支撑 SoC/IP 的系统集成，以及文档编写；\n4、与性能分析团队一起进行芯片性能改进；\n5、与设计验证团队一起制定验证测试计划，覆盖率分析，芯片仿真以及调试。\n\n任职要求\n1、微电子、集成电路、电子工程、计算机、通信相关专业学历；\n2、熟悉数字电路设计原理和集成电路设计流程，了解ASIC/FPGA设计流程，包括逻辑综合、布局布线、时序分析和验证等；\n3、良好的编程能力，熟练掌握至少一种硬件描述语言（如Verilog或VHDL）,熟悉C/C++、Python或其他编程语言；\n4、熟悉EDA工具（如Cadence、Synopsys或Mentor Graphics等）的使用；\n5、熟悉数字电路设计技术，如处理器架构、存储器、总线接口等。\n硬件开发-芯片设计方向\n\n基础信息\n招聘项目：应届毕业生\n职位类别：技术\n工作地点：深圳总部 / 北京\n面试城市：远程面试\n事业群：TEG\n部门：数据计算平台部 / 云架构平台部 / 腾讯网络研发部\n\n岗位职责\n1、参与SoC/IP 系统/子系统的设计和实现；\n2、负责模块架构设计、RTL实现、时序分析优化以及模块的PPA优化；\n3、支撑 SoC/IP 的系统集成，以及文档编写；\n4、与性能分析团队一起进行芯片性能改进；\n5、与设计验证团队一起制定验证测试计划，覆盖率分析，芯片仿真以及调试。\n\n任职要求\n1、微电子、集成电路、电子工程、计算机、通信相关专业学历；\n2、熟悉数字电路设计原理和集成电路设计流程，了解ASIC/FPGA设计流程，包括逻辑综合、布局布线、时序分析和验证等；\n3、良好的编程能力，熟练掌握至少一种硬件描述语言（如Verilog或VHDL）,熟悉C/C++、Python或其他编程语言；\n4、熟悉EDA工具（如Cadence、Synopsys或Mentor Graphics等）的使用；\n5、熟悉数字电路设计技术，如处理器架构、存储器、总线接口等。\n硬件开发-芯片设计方向\n\n基础信息\n招聘项目：应届毕业生\n职位类别：技术\n工作地点：深圳总部 / 北京\n面试城市：远程面试\n事业群：TEG\n部门：数据计算平台部 / 云架构平台部 / 腾讯网络研发部\n\n岗位职责\n1、参与SoC/IP 系统/子系统的设计和实现；\n2、负责模块架构设计、RTL实现、时序分析优化以及模块的PPA优化；\n3、支撑 SoC/IP 的系统集成，以及文档编写；\n4、与性能分析团队一起进行芯片性能改进；\n5、与设计验证团队一起制定验证测试计划，覆盖率分析，芯片仿真以及调试。\n\n任职要求\n1、微电子、集成电路、电子工程、计算机、通信相关专业学历；\n2、熟悉数字电路设计原理和集成电路设计流程，了解ASIC/FPGA设计流程，包括逻辑综合、布局布线、时序分析和验证等；\n3、良好的编程能力，熟练掌握至少一种硬件描述语言（如Verilog或VHDL）,熟悉C/C++、Python或其他编程语言；\n4、熟悉EDA工具（如Cadence、Synopsys或Mentor Graphics等）的使用；\n5、熟悉数字电路设计技术，如处理器架构、存储器、总线接口等。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}