主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "芯片架构师(北京/深圳)",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "TEG",
"location": "深圳",
"work_mode": "未披露",AI生成
"job_category": "技术"AI生成
},
"company": {
"company_name": "腾讯",
"company_industry": "互联网 / 科技 / 人工智能",
"company_size": "10000人以上",
"company_website": "tencent.com",
"company_description": "腾讯是一家互联网和科技公司，业务覆盖通信与社交、数字内容、游戏、金融科技、企业服务、云计算与人工智能等方向。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 10,
"degree": "本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.负责SoC架构方案设计，包括：总线拓扑、QoS策略、地址翻译、访存行为以及IO设备与CPU 的Cache一致性维护方案；\r\n2.负责SoC架构性能调优，包括：总线数据通路、DDR访问、IO一致性访问通路的延时、效率和带宽优化，制定全芯片QoS策略；\r\n3.负责加速器IP的访存子系统、硬件调度、中断聚合等行为规范和方案的制定，与SoC的访存系统联合调优；\r\n4.负责SoC系统和加速器IP的PPA指标制定和优化。",
"requirements_text": "1.本科及以上学历，电子信息、计算机或集成电路相关专业，10年以上工作经验；\r\n2.对总线拓扑优化、Cache行为和性能优化、DRAM性能优化核IO一致性访问性能优化方面有相关成功项目案例；\r\n3.对SoC系统及的QoS策略制定和调优方面有较深的理解；\r\n4.至少负责过1个先进工艺200mm2以上的总线、存储系统的项目经验，并负责过子系统级别的PPA和交付工作；\r\n5.对CPU的中断、访存行为有一定理解，尤其是Cache Coherence 和Memory Consistency方面相关的知识背景。",
"skills": [AI生成
"性能优化"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://careers.tencent.com/jobdesc.html?postId=2080545122713518080"
}
]
},
"posting": {
"posting_id": "2080545122713518080",
"post_date": "2026-07-24",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://careers.tencent.com/jobdesc.html?postId=2080545122713518080"
},
"fulltext": "芯片架构师(北京/深圳)\n1.负责SoC架构方案设计，包括：总线拓扑、QoS策略、地址翻译、访存行为以及IO设备与CPU 的Cache一致性维护方案；\r\n2.负责SoC架构性能调优，包括：总线数据通路、DDR访问、IO一致性访问通路的延时、效率和带宽优化，制定全芯片QoS策略；\r\n3.负责加速器IP的访存子系统、硬件调度、中断聚合等行为规范和方案的制定，与SoC的访存系统联合调优；\r\n4.负责SoC系统和加速器IP的PPA指标制定和优化。\n1.本科及以上学历，电子信息、计算机或集成电路相关专业，10年以上工作经验；\r\n2.对总线拓扑优化、Cache行为和性能优化、DRAM性能优化核IO一致性访问性能优化方面有相关成功项目案例；\r\n3.对SoC系统及的QoS策略制定和调优方面有较深的理解；\r\n4.至少负责过1个先进工艺200mm2以上的总线、存储系统的项目经验，并负责过子系统级别的PPA和交付工作；\r\n5.对CPU的中断、访存行为有一定理解，尤其是Cache Coherence 和Memory Consistency方面相关的知识背景。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}