主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-数字电路版图设计专家-上海",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "微电子、计算机、电子工程及相关专业本科以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.负责独立完成标准单元电路包括逻辑门和触发器电路的版图设计。\n2.配合电路工程师完成Memory的子模块和顶层的布局布线和版图设计。\n3.根据foundry提供的design rule完成DRC/LVS/DFM等检查。\n4.优化版图减少寄生RC，并完成EMIR的修改。",
"requirements_text": "1.微电子、计算机、电子工程及相关专业本科以上学历。\n2.三年以上版图设计经验，熟悉CMOS工艺制程。\n3.熟悉Cadence，Synopsys、Mentor等主流版图设计工具。\n4.有Finfet和先进工艺相关版图经验的优先。\n5.工作认真负责、有较强的上进心，具备良好的团队精神及沟通能力。",
"skills": [AI生成
"沟通能力"
],
"preferred_qualifications": "4.有Finfet和先进工艺相关版图经验的优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100000840024"
}
]
},
"posting": {
"posting_id": "100000840024",
"post_date": "2026-09-01",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100000840024"
},
"fulltext": "平头哥-数字电路版图设计专家-上海\n平头哥-数字电路版图设计专家-上海\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\n1.负责独立完成标准单元电路包括逻辑门和触发器电路的版图设计。\n2.配合电路工程师完成Memory的子模块和顶层的布局布线和版图设计。\n3.根据foundry提供的design rule完成DRC/LVS/DFM等检查。\n4.优化版图减少寄生RC，并完成EMIR的修改。\n\n职位要求\n1.微电子、计算机、电子工程及相关专业本科以上学历。\n2.三年以上版图设计经验，熟悉CMOS工艺制程。\n3.熟悉Cadence，Synopsys、Mentor等主流版图设计工具。\n4.有Finfet和先进工艺相关版图经验的优先。\n5.工作认真负责、有较强的上进心，具备良好的团队精神及沟通能力。\n1.负责独立完成标准单元电路包括逻辑门和触发器电路的版图设计。\n2.配合电路工程师完成Memory的子模块和顶层的布局布线和版图设计。\n3.根据foundry提供的design rule完成DRC/LVS/DFM等检查。\n4.优化版图减少寄生RC，并完成EMIR的修改。\n1.微电子、计算机、电子工程及相关专业本科以上学历。\n2.三年以上版图设计经验，熟悉CMOS工艺制程。\n3.熟悉Cadence，Synopsys、Mentor等主流版图设计工具。\n4.有Finfet和先进工艺相关版图经验的优先。\n5.工作认真负责、有较强的上进心，具备良好的团队精神及沟通能力。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}