主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-PCIe设计专家-上海",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 5,
"degree": "硕士",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求；\n2. 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试；\n3. 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；",
"requirements_text": "5年以上ASIC/FPGA经验，并满足以下一个或多个方向：\n1. 熟悉PCIe/CXL协议，包括物理层，数据链路层和协议层相关协议，有相关开发经验者优先；\n2.有实际PCIe/CXL的流片经验,包括芯片回片的bring-up以及在FPGA/EMU上的软硬协同测试经验；\n3. 熟悉常见的总线协议，包括AXI/AHB/APB等相关协议；以及常用数字 IP, SerDes等，参与过芯片顶层集成整合，大型芯片设计经验者优先；\n4. 熟悉芯片设计流程，并有参与流片的经验；\n5. 自我驱动，优秀的问题解决和团队协作能力；",
"skills": [AI生成
"FPGA",
"芯片设计",
"团队协作"
],
"preferred_qualifications": "1. 熟悉PCIe/CXL协议，包括物理层，数据链路层和协议层相关协议，有相关开发经验者优先；以及常用数字 IP, SerDes等，参与过芯片顶层集成整合，大型芯片设计经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100003100009"
}
]
},
"posting": {
"posting_id": "100003100009",
"post_date": "2026-09-15",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100003100009"
},
"fulltext": "平头哥-PCIe设计专家-上海\n平头哥-PCIe设计专家-上海\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\n1. 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求；\n2. 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试；\n3. 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；\n\n职位要求\n5年以上ASIC/FPGA经验，并满足以下一个或多个方向：\n1. 熟悉PCIe/CXL协议，包括物理层，数据链路层和协议层相关协议，有相关开发经验者优先；\n2.有实际PCIe/CXL的流片经验,包括芯片回片的bring-up以及在FPGA/EMU上的软硬协同测试经验；\n3. 熟悉常见的总线协议，包括AXI/AHB/APB等相关协议；以及常用数字 IP, SerDes等，参与过芯片顶层集成整合，大型芯片设计经验者优先；\n4. 熟悉芯片设计流程，并有参与流片的经验；\n5. 自我驱动，优秀的问题解决和团队协作能力；\n1. 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求；\n2. 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试；\n3. 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；\n5年以上ASIC/FPGA经验，并满足以下一个或多个方向：\n1. 熟悉PCIe/CXL协议，包括物理层，数据链路层和协议层相关协议，有相关开发经验者优先；\n2.有实际PCIe/CXL的流片经验,包括芯片回片的bring-up以及在FPGA/EMU上的软硬协同测试经验；\n3. 熟悉常见的总线协议，包括AXI/AHB/APB等相关协议；以及常用数字 IP, SerDes等，参与过芯片顶层集成整合，大型芯片设计经验者优先；\n4. 熟悉芯片设计流程，并有参与流片的经验；\n5. 自我驱动，优秀的问题解决和团队协作能力；",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}