{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "达摩院-SRAM/FIP定制电路工程师-RISC V及生态",
        "job_level": "未披露",AI生成
        "work_category": "全职",AI生成
        "department": "阿里集团",
        "location": "北京 / 杭州 / 上海",
        "work_mode": "未披露",AI生成
        "job_category": "技术-芯片"AI生成
    },
    "company": {
        "company_name": "阿里巴巴控股集团",
        "company_industry": "电子商务 / 云计算 / 人工智能",
        "company_size": "未披露",
        "company_website": "alibaba.com",
        "company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": 3,
        "degree": " 微电子、集成电路、电气或计算机工程专业本科/硕士/博士学位",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": " 面向高性能SRAM, 基础IP或标准单元（如触发器、脉冲锁存器、逻辑触发器、特殊复杂单元等）的设计、验证及库生成。与晶圆厂开展DTCO（设计/工艺协同优化）\n 针对性能、功耗和面积（PPA）以及良率优化SRAM/定制电路。 \n 开发定制版图并执行物理验证（例如，DRC、LVS）。 \n 开展大量电路仿真，以验证SRAM的功能与性能、电气完整性及鲁棒性。 \n 开发并改进SRAM/定制电路设计方法，包括用于设计、仿真和验证的自动化脚本。 \n 与高性能CPU/SOC物理设计团队合作，提升产品PPA竞争力。 \n 与产品工程师和测试工程师协作，制定测试方案并支持芯片流片。",
        "requirements_text": " 微电子、集成电路、电气或计算机工程专业本科/硕士/博士学位，且具有3年以上行业经验。 \n 具备存储器或定制电路设计经验，曾有成功交付。有CPU/GPU 设计经验者优先。 \n 深入理解半导体器件物理及工艺技术（CMOS、FinFET等）。 \n 精通SRAM架构，包括bitcell、读取放大器、写入驱动器以及读写控制路径。 \n 具备丰富的时序分析、功耗分析、EMIR、可制造性设计（DFM）及margining分析经验。 \n 熟练使用设计工具、电路仿真工具、variation分析工具及物理验证工具，如Virtuoso、HSPICE、Spectre、Finesim、Nanosim、liberate、StarRC/QRC、Calibre、波形查看器等。 \n 熟悉库文件格式，如LEF、NLDM、CCS、LVF、GDS、LPE、CIR、CDL、SPI、PGV等。 \n 掌握脚本语言（例如Python、Perl、TCL、make），用于设计任务的自动化处理。 \n 具备silicon调试及根本原因分析背景。 \n 有业界Memory Compilers使用经验者优先。 \n 自我驱动力强，注重细节，具备出色的分析能力、沟通与表达能力，擅长跨职能协作与团队合作。",
        "skills": [AI生成
            "Python",
            "电路设计",
            "团队协作",
            "分析能力"
        ],
        "preferred_qualifications": "有CPU/GPU 设计经验者优先； 有业界Memory Compilers使用经验者优先",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100004820008"
            }
        ]
    },
    "posting": {
        "posting_id": "100004820008",
        "post_date": "2026-09-16",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100004820008"
    },
    "fulltext": "达摩院-SRAM/FIP定制电路工程师-RISC V及生态\n达摩院-SRAM/FIP定制电路工程师-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：北京 / 杭州 / 上海\n\n职位描述\n 面向高性能SRAM, 基础IP或标准单元（如触发器、脉冲锁存器、逻辑触发器、特殊复杂单元等）的设计、验证及库生成。与晶圆厂开展DTCO（设计/工艺协同优化）\n 针对性能、功耗和面积（PPA）以及良率优化SRAM/定制电路。 \n 开发定制版图并执行物理验证（例如，DRC、LVS）。 \n 开展大量电路仿真，以验证SRAM的功能与性能、电气完整性及鲁棒性。 \n 开发并改进SRAM/定制电路设计方法，包括用于设计、仿真和验证的自动化脚本。 \n 与高性能CPU/SOC物理设计团队合作，提升产品PPA竞争力。 \n 与产品工程师和测试工程师协作，制定测试方案并支持芯片流片。\n\n职位要求\n 微电子、集成电路、电气或计算机工程专业本科/硕士/博士学位，且具有3年以上行业经验。 \n 具备存储器或定制电路设计经验，曾有成功交付。有CPU/GPU 设计经验者优先。 \n 深入理解半导体器件物理及工艺技术（CMOS、FinFET等）。 \n 精通SRAM架构，包括bitcell、读取放大器、写入驱动器以及读写控制路径。 \n 具备丰富的时序分析、功耗分析、EMIR、可制造性设计（DFM）及margining分析经验。 \n 熟练使用设计工具、电路仿真工具、variation分析工具及物理验证工具，如Virtuoso、HSPICE、Spectre、Finesim、Nanosim、liberate、StarRC/QRC、Calibre、波形查看器等。 \n 熟悉库文件格式，如LEF、NLDM、CCS、LVF、GDS、LPE、CIR、CDL、SPI、PGV等。 \n 掌握脚本语言（例如Python、Perl、TCL、make），用于设计任务的自动化处理。 \n 具备silicon调试及根本原因分析背景。 \n 有业界Memory Compilers使用经验者优先。 \n 自我驱动力强，注重细节，具备出色的分析能力、沟通与表达能力，擅长跨职能协作与团队合作。\n 面向高性能SRAM, 基础IP或标准单元（如触发器、脉冲锁存器、逻辑触发器、特殊复杂单元等）的设计、验证及库生成。与晶圆厂开展DTCO（设计/工艺协同优化）\n 针对性能、功耗和面积（PPA）以及良率优化SRAM/定制电路。 \n 开发定制版图并执行物理验证（例如，DRC、LVS）。 \n 开展大量电路仿真，以验证SRAM的功能与性能、电气完整性及鲁棒性。 \n 开发并改进SRAM/定制电路设计方法，包括用于设计、仿真和验证的自动化脚本。 \n 与高性能CPU/SOC物理设计团队合作，提升产品PPA竞争力。 \n 与产品工程师和测试工程师协作，制定测试方案并支持芯片流片。\n 微电子、集成电路、电气或计算机工程专业本科/硕士/博士学位，且具有3年以上行业经验。 \n 具备存储器或定制电路设计经验，曾有成功交付。有CPU/GPU 设计经验者优先。 \n 深入理解半导体器件物理及工艺技术（CMOS、FinFET等）。 \n 精通SRAM架构，包括bitcell、读取放大器、写入驱动器以及读写控制路径。 \n 具备丰富的时序分析、功耗分析、EMIR、可制造性设计（DFM）及margining分析经验。 \n 熟练使用设计工具、电路仿真工具、variation分析工具及物理验证工具，如Virtuoso、HSPICE、Spectre、Finesim、Nanosim、liberate、StarRC/QRC、Calibre、波形查看器等。 \n 熟悉库文件格式，如LEF、NLDM、CCS、LVF、GDS、LPE、CIR、CDL、SPI、PGV等。 \n 掌握脚本语言（例如Python、Perl、TCL、make），用于设计任务的自动化处理。 \n 具备silicon调试及根本原因分析背景。 \n 有业界Memory Compilers使用经验者优先。 \n 自我驱动力强，注重细节，具备出色的分析能力、沟通与表达能力，擅长跨职能协作与团队合作。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}