主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-芯片实现专家-成都/杭州",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "成都 / 杭州",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "硕士",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "完成面向后端和工程的全流程网表交付，包括时钟方案设计，Floorplan设计，网表综合、Formality验证，STA时序分析，功耗分析。",
"requirements_text": "1、具备RTL到netlist实现交付相关技能，包括网表综合、MBIST/DFT插入、静态时序分析、网表形式验证、PTPX功耗分析等，熟悉synopsys的synthesis、primetime、formality等EDA工具；\n2、熟悉RTL 设计，能和前端工程师充分交流，支持RTL设计优化；有时钟复位方案设计和低功耗设计经验者更佳；\n3、熟悉后端PR的流程和需求，能支持后端完成网表signoff；熟悉标准工艺库，有指导后端完成FloorPlan、时钟综合、功耗面积优化经验者更佳。\n4、 熟悉芯片封装及板级工程，能支持工程团队完成封装及板级开发测试；",
"skills": [AI生成
"RTL 设计",
"后端PR的流程和需求",
"标准工艺库",
"芯片封装及板级工程"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100007480007"
}
]
},
"posting": {
"posting_id": "100007480007",
"post_date": "2026-09-08",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100007480007"
},
"fulltext": "平头哥-芯片实现专家-成都/杭州\n平头哥-芯片实现专家-成都/杭州\n\n基础信息\n职位类别：技术-芯片\n工作地点：成都 / 杭州\n\n职位描述\n完成面向后端和工程的全流程网表交付，包括时钟方案设计，Floorplan设计，网表综合、Formality验证，STA时序分析，功耗分析。\n\n职位要求\n1、具备RTL到netlist实现交付相关技能，包括网表综合、MBIST/DFT插入、静态时序分析、网表形式验证、PTPX功耗分析等，熟悉synopsys的synthesis、primetime、formality等EDA工具；\n2、熟悉RTL 设计，能和前端工程师充分交流，支持RTL设计优化；有时钟复位方案设计和低功耗设计经验者更佳；\n3、熟悉后端PR的流程和需求，能支持后端完成网表signoff；熟悉标准工艺库，有指导后端完成FloorPlan、时钟综合、功耗面积优化经验者更佳。\n4、 熟悉芯片封装及板级工程，能支持工程团队完成封装及板级开发测试；\n完成面向后端和工程的全流程网表交付，包括时钟方案设计，Floorplan设计，网表综合、Formality验证，STA时序分析，功耗分析。\n1、具备RTL到netlist实现交付相关技能，包括网表综合、MBIST/DFT插入、静态时序分析、网表形式验证、PTPX功耗分析等，熟悉synopsys的synthesis、primetime、formality等EDA工具；\n2、熟悉RTL 设计，能和前端工程师充分交流，支持RTL设计优化；有时钟复位方案设计和低功耗设计经验者更佳；\n3、熟悉后端PR的流程和需求，能支持后端完成网表signoff；熟悉标准工艺库，有指导后端完成FloorPlan、时钟综合、功耗面积优化经验者更佳。\n4、 熟悉芯片封装及板级工程，能支持工程团队完成封装及板级开发测试；",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}