主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-COT后端工程师/专家-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "深圳 / 杭州 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 5,
"degree": "微电子/集成电路/电子工程等相关专业学士及以上",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 全芯片Floorplan规划（Partiton/IO assignment)。\n2. 子系统及模块的物理设计，包括物理综合,Floorplan,Place&Route, 优化PPA, 完成Timing/IR/EM/DRC/LVS/ERC收敛。\n3. 完成芯片签核(Sign-Off)及交付。\n4. 优化后端设计流程和方法。\n5. 熟悉Full Chip IR/EM Sign-off 或 Full Chip PV Sign-Off(DRC/LVS/PERC) 是加分项。",
"requirements_text": "1. 微电子/集成电路/电子工程等相关专业学士及以上；\n2. 5年以上芯片物理设计经验；\n3. 熟悉成熟工艺后端设计流程和方法；\n4. 熟练掌握后端EDA工具的使用；\n5. 具有较强的Scripting编程能力(tcl/perl/python)\n6、具有良好的团队合作精神，认真负责的工作态度；",
"skills": [AI生成
"Python",
"团队协作"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100008820007"
}
]
},
"posting": {
"posting_id": "100008820007",
"post_date": "2026-09-15",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100008820007"
},
"fulltext": "达摩院-COT后端工程师/专家-RISC V及生态\n达摩院-COT后端工程师/专家-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：深圳 / 杭州 / 上海\n\n职位描述\n1. 全芯片Floorplan规划（Partiton/IO assignment)。\n2. 子系统及模块的物理设计，包括物理综合,Floorplan,Place&Route, 优化PPA, 完成Timing/IR/EM/DRC/LVS/ERC收敛。\n3. 完成芯片签核(Sign-Off)及交付。\n4. 优化后端设计流程和方法。\n5. 熟悉Full Chip IR/EM Sign-off 或 Full Chip PV Sign-Off(DRC/LVS/PERC) 是加分项。\n\n职位要求\n1. 微电子/集成电路/电子工程等相关专业学士及以上；\n2. 5年以上芯片物理设计经验；\n3. 熟悉成熟工艺后端设计流程和方法；\n4. 熟练掌握后端EDA工具的使用；\n5. 具有较强的Scripting编程能力(tcl/perl/python)\n6、具有良好的团队合作精神，认真负责的工作态度；\n1. 全芯片Floorplan规划（Partiton/IO assignment)。\n2. 子系统及模块的物理设计，包括物理综合,Floorplan,Place&Route, 优化PPA, 完成Timing/IR/EM/DRC/LVS/ERC收敛。\n3. 完成芯片签核(Sign-Off)及交付。\n4. 优化后端设计流程和方法。\n5. 熟悉Full Chip IR/EM Sign-off 或 Full Chip PV Sign-Off(DRC/LVS/PERC) 是加分项。\n1. 微电子/集成电路/电子工程等相关专业学士及以上；\n2. 5年以上芯片物理设计经验；\n3. 熟悉成熟工艺后端设计流程和方法；\n4. 熟练掌握后端EDA工具的使用；\n5. 具有较强的Scripting编程能力(tcl/perl/python)\n6、具有良好的团队合作精神，认真负责的工作态度；",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}