主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-SOC高速接口验证专家-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "杭州 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "通信或计算机本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 负责子系统级以及SOC级的IP集成验证:\na. 负责制定验证策略，提取验证特性，完成验证计划；\nb. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真；\nc. 负责验证Signoff工作，保证高速总线子系统的质量；\nd. 承担高速总线在EMU平台上系统大压力和场景验证，例如，跨DIE一致性，P2P, P2M等复杂压力场景的验证\n2. 协同芯片设计工程师，共同完成debug工作；",
"requirements_text": "1. 电子，通信或计算机本科及以上学历；\n2. 精通芯片验证语言、流程以及验证方法学，如SystemVerilog, UVM等；精通C/C++等面向对象语言;\n3. 精通Synopsys或Cadence仿真和调试工具，熟练使用各类VIP, 比如CHI/ACE/AXI, PCIE, UCIE等VIP。\n4. 精通其中一个或多个高速总线协议：PCIe/CXL/UCIE/GMAC等，具有丰富总线协议的验证经验，包括IP level验证或者SOC集成验证。特别是UCIE/PCIE的总线验证，熟练掌握UCIE/PCIE controller和PHY的领域知识。\n5. 具备总线一致性，流控，Chiplet，跨DIE，跨Chip等方面验证经验\n6. 具有良好的团队合作和创业精神，能独立思考和解决问题，有责任心和上进心；",
"skills": [AI生成
"C++",
"SystemVerilog",
"芯片验证",
"团队协作",
"解决问题"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100008860007"
}
]
},
"posting": {
"posting_id": "100008860007",
"post_date": "2026-08-09",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100008860007"
},
"fulltext": "达摩院-SOC高速接口验证专家-RISC V及生态\n达摩院-SOC高速接口验证专家-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：杭州 / 上海\n\n职位描述\n1. 负责子系统级以及SOC级的IP集成验证:\na. 负责制定验证策略，提取验证特性，完成验证计划；\nb. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真；\nc. 负责验证Signoff工作，保证高速总线子系统的质量；\nd. 承担高速总线在EMU平台上系统大压力和场景验证，例如，跨DIE一致性，P2P, P2M等复杂压力场景的验证\n2. 协同芯片设计工程师，共同完成debug工作；\n\n职位要求\n1. 电子，通信或计算机本科及以上学历；\n2. 精通芯片验证语言、流程以及验证方法学，如SystemVerilog, UVM等；精通C/C++等面向对象语言;\n3. 精通Synopsys或Cadence仿真和调试工具，熟练使用各类VIP, 比如CHI/ACE/AXI, PCIE, UCIE等VIP。\n4. 精通其中一个或多个高速总线协议：PCIe/CXL/UCIE/GMAC等，具有丰富总线协议的验证经验，包括IP level验证或者SOC集成验证。特别是UCIE/PCIE的总线验证，熟练掌握UCIE/PCIE controller和PHY的领域知识。\n5. 具备总线一致性，流控，Chiplet，跨DIE，跨Chip等方面验证经验\n6. 具有良好的团队合作和创业精神，能独立思考和解决问题，有责任心和上进心；\n1. 负责子系统级以及SOC级的IP集成验证:\na. 负责制定验证策略，提取验证特性，完成验证计划；\nb. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真；\nc. 负责验证Signoff工作，保证高速总线子系统的质量；\nd. 承担高速总线在EMU平台上系统大压力和场景验证，例如，跨DIE一致性，P2P, P2M等复杂压力场景的验证\n2. 协同芯片设计工程师，共同完成debug工作；\n1. 电子，通信或计算机本科及以上学历；\n2. 精通芯片验证语言、流程以及验证方法学，如SystemVerilog, UVM等；精通C/C++等面向对象语言;\n3. 精通Synopsys或Cadence仿真和调试工具，熟练使用各类VIP, 比如CHI/ACE/AXI, PCIE, UCIE等VIP。\n4. 精通其中一个或多个高速总线协议：PCIe/CXL/UCIE/GMAC等，具有丰富总线协议的验证经验，包括IP level验证或者SOC集成验证。特别是UCIE/PCIE的总线验证，熟练掌握UCIE/PCIE controller和PHY的领域知识。\n5. 具备总线一致性，流控，Chiplet，跨DIE，跨Chip等方面验证经验\n6. 具有良好的团队合作和创业精神，能独立思考和解决问题，有责任心和上进心；",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}