主分类：电子硬件研发
辅助：热设计与工程仿真（仅展示）
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-封装专家-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "硕士及以上学历",
"language": "6、沟通能力良好，英语读写/口语顺畅",AI生成
"visa_support": "未披露",
"responsibilities": "1、根据芯片产品需求，负责封装方案选型及结构设计，熟悉FCCSP/FCBGA/CoWoS/InFO等封装形式，评估封装方案可行性;\n2、负责封装热管理、热机械应力、多场耦合、翘曲等仿真工作;\n3、与前端/后端团队协作完成IP选型可行性分析/floorplan优化，与后端团队迭代优化bump排布，设计PINMAP排布符合系统/硬件需求，负责基板layout 设计工作;\n4、与供应商完成交付件和可制造性风险review，负责封装可靠性风险分析，针对芯片回片后失效问题进行根因定位并提出解决方案。",
"requirements_text": "1、硕士及以上学历，微电子学、电子信息与科学、物理学、材料学、材料加工工程、电子封装等相关专业；\n2、3~5年半导体封装设计经验，有大型CPU/GPU封装设计经验、量产芯片经验者优先；;\n3、扎实的材料物理、数模电方面的基础知识，具有DDR5/PCIE5等高速接口基板设计经验;\n4、熟练使用 Cadence APD等封装设计软件、Auto CAD等绘图软件、ANSYS/Celsius 等散热/应力/翘曲仿真软件；\n5、细致严谨，有责任心和团队精神；\n6、沟通能力良好，英语读写/口语顺畅。\"",
"skills": [AI生成
"沟通能力"
],
"preferred_qualifications": "2、3~5年半导体封装设计经验，有大型CPU/GPU封装设计经验、量产芯片经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100008900006"
}
]
},
"posting": {
"posting_id": "100008900006",
"post_date": "2026-08-09",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100008900006"
},
"fulltext": "达摩院-封装专家-RISC V及生态\n达摩院-封装专家-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\n1、根据芯片产品需求，负责封装方案选型及结构设计，熟悉FCCSP/FCBGA/CoWoS/InFO等封装形式，评估封装方案可行性;\n2、负责封装热管理、热机械应力、多场耦合、翘曲等仿真工作;\n3、与前端/后端团队协作完成IP选型可行性分析/floorplan优化，与后端团队迭代优化bump排布，设计PINMAP排布符合系统/硬件需求，负责基板layout 设计工作;\n4、与供应商完成交付件和可制造性风险review，负责封装可靠性风险分析，针对芯片回片后失效问题进行根因定位并提出解决方案。\n\n职位要求\n1、硕士及以上学历，微电子学、电子信息与科学、物理学、材料学、材料加工工程、电子封装等相关专业；\n2、3~5年半导体封装设计经验，有大型CPU/GPU封装设计经验、量产芯片经验者优先；;\n3、扎实的材料物理、数模电方面的基础知识，具有DDR5/PCIE5等高速接口基板设计经验;\n4、熟练使用 Cadence APD等封装设计软件、Auto CAD等绘图软件、ANSYS/Celsius 等散热/应力/翘曲仿真软件；\n5、细致严谨，有责任心和团队精神；\n6、沟通能力良好，英语读写/口语顺畅。\"\n1、根据芯片产品需求，负责封装方案选型及结构设计，熟悉FCCSP/FCBGA/CoWoS/InFO等封装形式，评估封装方案可行性;\n2、负责封装热管理、热机械应力、多场耦合、翘曲等仿真工作;\n3、与前端/后端团队协作完成IP选型可行性分析/floorplan优化，与后端团队迭代优化bump排布，设计PINMAP排布符合系统/硬件需求，负责基板layout 设计工作;\n4、与供应商完成交付件和可制造性风险review，负责封装可靠性风险分析，针对芯片回片后失效问题进行根因定位并提出解决方案。\n1、硕士及以上学历，微电子学、电子信息与科学、物理学、材料学、材料加工工程、电子封装等相关专业；\n2、3~5年半导体封装设计经验，有大型CPU/GPU封装设计经验、量产芯片经验者优先；;\n3、扎实的材料物理、数模电方面的基础知识，具有DDR5/PCIE5等高速接口基板设计经验;\n4、熟练使用 Cadence APD等封装设计软件、Auto CAD等绘图软件、ANSYS/Celsius 等散热/应力/翘曲仿真软件；\n5、细致严谨，有责任心和团队精神；\n6、沟通能力良好，英语读写/口语顺畅。\"",
"standard_classification": {
"std_category_code": "T025",
"std_aux_codes": [
"T029"
],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}