主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-SoC顶层集成设计专家-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "杭州 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 8,
"degree": "本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "职位描述\n• 参与芯片整体Floorplan、Partition、STA等方案制定。\n• 负责芯片整体Partition划分及Harden代码的具体设计与实现。\n• 负责芯片整体设计SDC约束与预综合交付，协助中后端团队实现PPA优化。\n• 根据中后端反馈（时序、功耗、面积等瓶颈），指导前端微架构和设计修改。",
"requirements_text": "职位要求\n• 电子、计算机等相关专业，本科及以上学历，8年以上SoC前端设计或顶层集成经验。\n• 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。\n• 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。\n• 精通中/后端实现流程，对Floorplan，Harden/Partition，时序分析(STA)等理解深刻。\n• 具备脚本编程能力（Python/Tcl/Perl），支持顶层集成/Partition脚本开发。\n• 有大型xPU芯片流片经验者优先。\n• 良好的团队协作精神，能够跨部门协同中/后端团队完成芯片开发任务。",
"skills": [AI生成
"Python",
"Verilog",
"团队协作"
],
"preferred_qualifications": "有大型xPU芯片流片经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100009360008"
}
]
},
"posting": {
"posting_id": "100009360008",
"post_date": "2026-08-09",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100009360008"
},
"fulltext": "达摩院-SoC顶层集成设计专家-RISC V及生态\n达摩院-SoC顶层集成设计专家-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：杭州 / 上海\n\n职位描述\n职位描述\n• 参与芯片整体Floorplan、Partition、STA等方案制定。\n• 负责芯片整体Partition划分及Harden代码的具体设计与实现。\n• 负责芯片整体设计SDC约束与预综合交付，协助中后端团队实现PPA优化。\n• 根据中后端反馈（时序、功耗、面积等瓶颈），指导前端微架构和设计修改。\n\n职位要求\n职位要求\n• 电子、计算机等相关专业，本科及以上学历，8年以上SoC前端设计或顶层集成经验。\n• 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。\n• 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。\n• 精通中/后端实现流程，对Floorplan，Harden/Partition，时序分析(STA)等理解深刻。\n• 具备脚本编程能力（Python/Tcl/Perl），支持顶层集成/Partition脚本开发。\n• 有大型xPU芯片流片经验者优先。\n• 良好的团队协作精神，能够跨部门协同中/后端团队完成芯片开发任务。\n职位描述\n• 参与芯片整体Floorplan、Partition、STA等方案制定。\n• 负责芯片整体Partition划分及Harden代码的具体设计与实现。\n• 负责芯片整体设计SDC约束与预综合交付，协助中后端团队实现PPA优化。\n• 根据中后端反馈（时序、功耗、面积等瓶颈），指导前端微架构和设计修改。\n职位要求\n• 电子、计算机等相关专业，本科及以上学历，8年以上SoC前端设计或顶层集成经验。\n• 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。\n• 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。\n• 精通中/后端实现流程，对Floorplan，Harden/Partition，时序分析(STA)等理解深刻。\n• 具备脚本编程能力（Python/Tcl/Perl），支持顶层集成/Partition脚本开发。\n• 有大型xPU芯片流片经验者优先。\n• 良好的团队协作精神，能够跨部门协同中/后端团队完成芯片开发任务。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}