主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-AI芯片NoC/ALU/Cache设计高级工程师/专家-上海",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "硕士",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 致力打造世界一流的AI硬件计算平台， 跟踪业界先进模型及系统硬件架构的发展，设计开发高性能低功耗的芯片硬件产品。\n2. 主导IP内模块的设计与落地，确保设计先进性。\n3. 根据架构和应用需求，设计微架构，编写设计文档，完成模块RTL设计。\n4. 与验证/物理协同，完成验证，综合约束，时序收敛，时序/面积优化等PPA优化。",
"requirements_text": "至少3年以上ASIC，并满足以下一个或多个方向\n1. 熟悉芯片设计流程，并有参与流片的经验。\n2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程，16nm及以下优先考虑。\n3. 中等复杂微架构设计经验，PPA优化能力，有从0到1经验优先。\n4. 使用过设计验证自动工具以及脚本的经验。\n5. 有数据总线设计经验，控制总线设计经验，或者浮点ALU，tensor core设计经验，或者读写Cache设计经验。",
"skills": [AI生成
"架构设计",
"芯片设计"
],
"preferred_qualifications": "2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程，16nm及以下优先考虑；3. 中等复杂微架构设计经验，PPA优化能力，有从0到1经验优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100009420011"
}
]
},
"posting": {
"posting_id": "100009420011",
"post_date": "2026-09-16",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100009420011"
},
"fulltext": "平头哥-AI芯片NoC/ALU/Cache设计高级工程师/专家-上海\n平头哥-AI芯片NoC/ALU/Cache设计高级工程师/专家-上海\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\n1. 致力打造世界一流的AI硬件计算平台， 跟踪业界先进模型及系统硬件架构的发展，设计开发高性能低功耗的芯片硬件产品。\n2. 主导IP内模块的设计与落地，确保设计先进性。\n3. 根据架构和应用需求，设计微架构，编写设计文档，完成模块RTL设计。\n4. 与验证/物理协同，完成验证，综合约束，时序收敛，时序/面积优化等PPA优化。\n\n职位要求\n至少3年以上ASIC，并满足以下一个或多个方向\n1. 熟悉芯片设计流程，并有参与流片的经验。\n2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程，16nm及以下优先考虑。\n3. 中等复杂微架构设计经验，PPA优化能力，有从0到1经验优先。\n4. 使用过设计验证自动工具以及脚本的经验。\n5. 有数据总线设计经验，控制总线设计经验，或者浮点ALU，tensor core设计经验，或者读写Cache设计经验。\n1. 致力打造世界一流的AI硬件计算平台， 跟踪业界先进模型及系统硬件架构的发展，设计开发高性能低功耗的芯片硬件产品。\n2. 主导IP内模块的设计与落地，确保设计先进性。\n3. 根据架构和应用需求，设计微架构，编写设计文档，完成模块RTL设计。\n4. 与验证/物理协同，完成验证，综合约束，时序收敛，时序/面积优化等PPA优化。\n至少3年以上ASIC，并满足以下一个或多个方向\n1. 熟悉芯片设计流程，并有参与流片的经验。\n2. 熟悉RTL综合, Floorplan 到后端时序收敛的流程，16nm及以下优先考虑。\n3. 中等复杂微架构设计经验，PPA优化能力，有从0到1经验优先。\n4. 使用过设计验证自动工具以及脚本的经验。\n5. 有数据总线设计经验，控制总线设计经验，或者浮点ALU，tensor core设计经验，或者读写Cache设计经验。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}