主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-互联设计专家-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "深圳 / 杭州",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "本科",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 调研业界前沿互联设计，探索推动互联创新；\n2. 与架构团队协同，定义高性能互联总线实现方案；\n3. 完成RTL代码实现和优化；\n4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；\n5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；\n6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。",
"requirements_text": "1. 计算机、微电子、通信等相关专业背景，有良好的数字系统理论知识；\n2. 熟悉CHI、AMBA等总线和cache coherence协议；\n3. 熟悉Verilog，有实际项目经验；\n4. 具备时序/功耗/面积（PPA）分析优化经验；\n5. 具备良好的团队协作能力和抽象归纳能力；",
"skills": [AI生成
"Verilog",
"团队协作"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100009680003"
}
]
},
"posting": {
"posting_id": "100009680003",
"post_date": "2026-08-24",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100009680003"
},
"fulltext": "达摩院-互联设计专家-RISC V及生态\n达摩院-互联设计专家-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：深圳 / 杭州\n\n职位描述\n1. 调研业界前沿互联设计，探索推动互联创新；\n2. 与架构团队协同，定义高性能互联总线实现方案；\n3. 完成RTL代码实现和优化；\n4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；\n5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；\n6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。\n\n职位要求\n1. 计算机、微电子、通信等相关专业背景，有良好的数字系统理论知识；\n2. 熟悉CHI、AMBA等总线和cache coherence协议；\n3. 熟悉Verilog，有实际项目经验；\n4. 具备时序/功耗/面积（PPA）分析优化经验；\n5. 具备良好的团队协作能力和抽象归纳能力；\n1. 调研业界前沿互联设计，探索推动互联创新；\n2. 与架构团队协同，定义高性能互联总线实现方案；\n3. 完成RTL代码实现和优化；\n4. 与验证团队协同，不断提升验证完备性，保证产品稳定可靠；\n5. 与性能团队协同，软硬件高效迭代分析，达到业界一流性能；\n6. 与后端团队协同，前后端深度协同优化，实现业界一流PPA。\n1. 计算机、微电子、通信等相关专业背景，有良好的数字系统理论知识；\n2. 熟悉CHI、AMBA等总线和cache coherence协议；\n3. 熟悉Verilog，有实际项目经验；\n4. 具备时序/功耗/面积（PPA）分析优化经验；\n5. 具备良好的团队协作能力和抽象归纳能力；",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}