主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-BES专家/工程师-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "杭州 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "本科",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作\n2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定\n3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证\n4.负责综合netlist/sdc的quality的验证\n5.Function eco的方案及完成\n6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题\n7.制定提升PPA的综合策略",
"requirements_text": "1.熟练掌握综合实现全流程工具(DC/Genus/FC、formality/lec、VCLP/CLP、PT/PTPX/Tempus、GCA等)的熟练使用及debug\n2.熟悉低功耗实现全流程，精通sdc/upf编写及验证\n3.具备较高的和前后端工程师沟通能力\n4.熟悉提升ppa的方法，尤其是综合实现阶段的方法为佳\n5.熟悉掌握tcl/perl/python等脚本语言，善于利用脚本提升效率\n加分项：\n熟悉3D IC、Chiplet等先进封装技术；\n熟悉channelless，mesh clock tree，repartition等先进实现技术；",
"skills": [AI生成
"Python",
"沟通能力"
],
"preferred_qualifications": "加分项：",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100009980017"
}
]
},
"posting": {
"posting_id": "100009980017",
"post_date": "2026-08-09",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100009980017"
},
"fulltext": "达摩院-BES专家/工程师-RISC V及生态\n达摩院-BES专家/工程师-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：杭州 / 上海\n\n职位描述\n1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作\n2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定\n3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证\n4.负责综合netlist/sdc的quality的验证\n5.Function eco的方案及完成\n6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题\n7.制定提升PPA的综合策略\n\n职位要求\n1.熟练掌握综合实现全流程工具(DC/Genus/FC、formality/lec、VCLP/CLP、PT/PTPX/Tempus、GCA等)的熟练使用及debug\n2.熟悉低功耗实现全流程，精通sdc/upf编写及验证\n3.具备较高的和前后端工程师沟通能力\n4.熟悉提升ppa的方法，尤其是综合实现阶段的方法为佳\n5.熟悉掌握tcl/perl/python等脚本语言，善于利用脚本提升效率\n加分项：\n熟悉3D IC、Chiplet等先进封装技术；\n熟悉channelless，mesh clock tree，repartition等先进实现技术；\n1.负责从rtl2netlist的综合全流程flow开发/优化/维护工作\n2.负责综合模块或者整芯片的综合策略的制定及STA signoff标准制定\n3.负责模块或top从rtl2netlist的综合、formal、sdc编写及验证，upf编写及验证\n4.负责综合netlist/sdc的quality的验证\n5.Function eco的方案及完成\n6.和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题\n7.制定提升PPA的综合策略\n1.熟练掌握综合实现全流程工具(DC/Genus/FC、formality/lec、VCLP/CLP、PT/PTPX/Tempus、GCA等)的熟练使用及debug\n2.熟悉低功耗实现全流程，精通sdc/upf编写及验证\n3.具备较高的和前后端工程师沟通能力\n4.熟悉提升ppa的方法，尤其是综合实现阶段的方法为佳\n5.熟悉掌握tcl/perl/python等脚本语言，善于利用脚本提升效率\n加分项：\n熟悉3D IC、Chiplet等先进封装技术；\n熟悉channelless，mesh clock tree，repartition等先进实现技术；",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}