主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-SOC芯片设计专家-PCIe方向-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "杭州 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 6,
"degree": "本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 参与PCIe子系统的方案制定\n2. 负责PCIe子系统内IP集成、自研逻辑开发\n3. 负责PCIe子系统SDC约束与预综合交付，协助中后端团队实现PPA优化\n4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计\n5. 与DV、原型验证团队协作, 负责PCIe子系统的问题分析与定位",
"requirements_text": "1. 电子、计算机等相关专业，本科及以上学历，6年以上SoC前端设计经验, 熟悉AMBA总线体系\n2. 3年以上PCIe相关设计经验, 熟悉PCIe 协议, PIPE接口协议, 熟悉CXL协议更佳\n3. 熟悉PCIe 子系统相关模块, 如PCS、PHY、IOMMU、AMBA Interconnect等\n4. 对PCIe固件、驱动等软件功能有概念, 熟悉常规PCIe外设(如NVMe、NIC等)与系统交互的硬件行为\n5. 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。\n6. 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。\n7. 熟悉中/后端实现流程，对Floorplan，Harden/Partition，时序分析(STA)等有良好的理解\n8. 良好的团队协作精神，能够跨部门协同中/后端团队完成芯片开发任务。\n9. 有PCIe协议分析器、训练器使用经验更佳",
"skills": [AI生成
"Verilog",
"团队协作"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100013040009"
}
]
},
"posting": {
"posting_id": "100013040009",
"post_date": "2026-08-19",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100013040009"
},
"fulltext": "达摩院-SOC芯片设计专家-PCIe方向-RISC V及生态\n达摩院-SOC芯片设计专家-PCIe方向-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：杭州 / 上海\n\n职位描述\n1. 参与PCIe子系统的方案制定\n2. 负责PCIe子系统内IP集成、自研逻辑开发\n3. 负责PCIe子系统SDC约束与预综合交付，协助中后端团队实现PPA优化\n4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计\n5. 与DV、原型验证团队协作, 负责PCIe子系统的问题分析与定位\n\n职位要求\n1. 电子、计算机等相关专业，本科及以上学历，6年以上SoC前端设计经验, 熟悉AMBA总线体系\n2. 3年以上PCIe相关设计经验, 熟悉PCIe 协议, PIPE接口协议, 熟悉CXL协议更佳\n3. 熟悉PCIe 子系统相关模块, 如PCS、PHY、IOMMU、AMBA Interconnect等\n4. 对PCIe固件、驱动等软件功能有概念, 熟悉常规PCIe外设(如NVMe、NIC等)与系统交互的硬件行为\n5. 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。\n6. 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。\n7. 熟悉中/后端实现流程，对Floorplan，Harden/Partition，时序分析(STA)等有良好的理解\n8. 良好的团队协作精神，能够跨部门协同中/后端团队完成芯片开发任务。\n9. 有PCIe协议分析器、训练器使用经验更佳\n1. 参与PCIe子系统的方案制定\n2. 负责PCIe子系统内IP集成、自研逻辑开发\n3. 负责PCIe子系统SDC约束与预综合交付，协助中后端团队实现PPA优化\n4. 根据中后端反馈（时序、功耗、面积等瓶颈），优化前端微架构和设计\n5. 与DV、原型验证团队协作, 负责PCIe子系统的问题分析与定位\n1. 电子、计算机等相关专业，本科及以上学历，6年以上SoC前端设计经验, 熟悉AMBA总线体系\n2. 3年以上PCIe相关设计经验, 熟悉PCIe 协议, PIPE接口协议, 熟悉CXL协议更佳\n3. 熟悉PCIe 子系统相关模块, 如PCS、PHY、IOMMU、AMBA Interconnect等\n4. 对PCIe固件、驱动等软件功能有概念, 熟悉常规PCIe外设(如NVMe、NIC等)与系统交互的硬件行为\n5. 扎实的RTL逻辑设计及编码能力，熟悉Verilog/System Verilog硬件描述语言。\n6. 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。\n7. 熟悉中/后端实现流程，对Floorplan，Harden/Partition，时序分析(STA)等有良好的理解\n8. 良好的团队协作精神，能够跨部门协同中/后端团队完成芯片开发任务。\n9. 有PCIe协议分析器、训练器使用经验更佳",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}