主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-原型平台专家（cpu core）-RISC V及生态",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "杭州 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "通信或计算机本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队\n2. 为Emulation/FPGA场景创建独立的测试冒烟用例。\n3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。\n4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例.\n5. 维护仿真系统，支持软件团队在仿真平台上的工作。",
"requirements_text": "1． 电子，通信或计算机本科及以上学历；\n2. 熟悉IC验证流程\n3． 熟悉Verilog、SystemVerilog、UVM验证方法学，熟悉C/C++语言\n4． 有Palladium/Protium, Zebu/haps或者Veloce工作经验者优先\n5． 有SOC/IP系统验证经验者优先\n6． 有DDR/PCIe/UCIE/Ethernet等高速接口工作经验者优先\n7． 有较强的自学能力，合作沟通能力",
"skills": [AI生成
"C++",
"Verilog",
"SystemVerilog",
"沟通能力"
],
"preferred_qualifications": "4． 有Palladium/Protium, Zebu/haps或者Veloce工作经验者优先；5． 有SOC/IP系统验证经验者优先；6． 有DDR/PCIe/UCIE/Ethernet等高速接口工作经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100014520004"
}
]
},
"posting": {
"posting_id": "100014520004",
"post_date": "2026-08-09",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100014520004"
},
"fulltext": "达摩院-原型平台专家（cpu core）-RISC V及生态\n达摩院-原型平台专家（cpu core）-RISC V及生态\n\n基础信息\n职位类别：技术-芯片\n工作地点：杭州 / 上海\n\n职位描述\n1. 从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队\n2. 为Emulation/FPGA场景创建独立的测试冒烟用例。\n3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。\n4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例.\n5. 维护仿真系统，支持软件团队在仿真平台上的工作。\n\n职位要求\n1． 电子，通信或计算机本科及以上学历；\n2. 熟悉IC验证流程\n3． 熟悉Verilog、SystemVerilog、UVM验证方法学，熟悉C/C++语言\n4． 有Palladium/Protium, Zebu/haps或者Veloce工作经验者优先\n5． 有SOC/IP系统验证经验者优先\n6． 有DDR/PCIe/UCIE/Ethernet等高速接口工作经验者优先\n7． 有较强的自学能力，合作沟通能力\n1. 从RTL创建和维护Emulation/FPGA模型，将芯片项目Porting到原型平台(Emulator和FPGA), 交付EMU DB/FPGA bitfile到原型验证团队\n2. 为Emulation/FPGA场景创建独立的测试冒烟用例。\n3. 在Emulation/FPGA平台上Bring up外部接口（例如，DDR，PCIe，USB, 以太网等）。\n4. 与RTL设计团队、DV团队和软件团队合作，调试基础环境，硬件，软件中的测试用例.\n5. 维护仿真系统，支持软件团队在仿真平台上的工作。\n1． 电子，通信或计算机本科及以上学历；\n2. 熟悉IC验证流程\n3． 熟悉Verilog、SystemVerilog、UVM验证方法学，熟悉C/C++语言\n4． 有Palladium/Protium, Zebu/haps或者Veloce工作经验者优先\n5． 有SOC/IP系统验证经验者优先\n6． 有DDR/PCIe/UCIE/Ethernet等高速接口工作经验者优先\n7． 有较强的自学能力，合作沟通能力",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}