JD数据
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "ASIC设计工程师(网络方向)",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "北京",
"work_mode": "未披露",AI生成
"job_category": "研发"AI生成
},
"company": {
"company_name": "字节跳动",
"company_industry": "互联网 / 数字内容 / 电商",
"company_size": "10000人以上",
"company_website": "bytedance.com",
"company_description": "字节跳动提供内容创作、信息分发、电商和协作产品,旗下产品包括抖音、今日头条、TikTok和飞书。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "微电子、计算机等相关专业本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1、负责数据中心内ASIC芯片的需求分析、方案设计;\n2、负责ASIC微架构设计、RTL开发;\n3、支持ASIC验证和集成。",
"requirements_text": "1、微电子、计算机等相关专业本科及以上学历,对芯片前端设计有深入理解,精通Verilog等硬件设计语言;\n2、有网卡芯片、交换芯片等网络芯片开发、流片经验;\n3、熟悉常用网络协议栈,并了解相关业务应用背景;\n4、熟悉计算机体系结构,熟悉MAC、PCIe、AMBA等总线接口协议,熟悉DDR、HBM;\n5、掌握常见的脚本语言,如TCL/Perl/Makefile/Python等。\n\n加分项:\n1、熟悉Network Processor或者P4实现架构;\n2、熟悉PCIe协议,并了解相关软硬件交互机制;\n3、熟悉200G/400G/800G Ethernet PHY/MAC;\n4、有网络相关芯片性能建模优化经验。",
"skills": [AI生成
"Python",
"Verilog",
"建模"
],
"preferred_qualifications": "加分项:",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://jobs.bytedance.com/experienced/position/7254890110718036284/detail"
}
]
},
"posting": {
"posting_id": "7254890110718036284",
"post_date": "2023-07-12",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://jobs.bytedance.com/experienced/position/7254890110718036284/detail"
},
"fulltext": "ASIC设计工程师(网络方向)\n职位描述\n1、负责数据中心内ASIC芯片的需求分析、方案设计;\n2、负责ASIC微架构设计、RTL开发;\n3、支持ASIC验证和集成。\n\n职位要求\n1、微电子、计算机等相关专业本科及以上学历,对芯片前端设计有深入理解,精通Verilog等硬件设计语言;\n2、有网卡芯片、交换芯片等网络芯片开发、流片经验;\n3、熟悉常用网络协议栈,并了解相关业务应用背景;\n4、熟悉计算机体系结构,熟悉MAC、PCIe、AMBA等总线接口协议,熟悉DDR、HBM;\n5、掌握常见的脚本语言,如TCL/Perl/Makefile/Python等。\n\n加分项:\n1、熟悉Network Processor或者P4实现架构;\n2、熟悉PCIe协议,并了解相关软硬件交互机制;\n3、熟悉200G/400G/800G Ethernet PHY/MAC;\n4、有网络相关芯片性能建模优化经验。\n1、负责数据中心内ASIC芯片的需求分析、方案设计;\n2、负责ASIC微架构设计、RTL开发;\n3、支持ASIC验证和集成。\n1、微电子、计算机等相关专业本科及以上学历,对芯片前端设计有深入理解,精通Verilog等硬件设计语言;\n2、有网卡芯片、交换芯片等网络芯片开发、流片经验;\n3、熟悉常用网络协议栈,并了解相关业务应用背景;\n4、熟悉计算机体系结构,熟悉MAC、PCIe、AMBA等总线接口协议,熟悉DDR、HBM;\n5、掌握常见的脚本语言,如TCL/Perl/Makefile/Python等。\n\n加分项:\n1、熟悉Network Processor或者P4实现架构;\n2、熟悉PCIe协议,并了解相关软硬件交互机制;\n3、熟悉200G/400G/800G Ethernet PHY/MAC;\n4、有网络相关芯片性能建模优化经验。"
}