主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-Coherent Interconnect设计专家-深圳/北京/西安",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "西安 / 北京 / 深圳",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "硕士",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 根据芯片Cache Hierarchy和互联架构，负责相关coherence 协议和互联总线设计实现；\n2. 参与与架构、物理设计、性能建模、软件/固件团队紧密合作，完成模块定义、接口对齐及集成落地；\n3. 编写设计文档，包括微架构设计文档、接口规范、时序说明和测试支持文档；\n4. 参与芯片性能、功耗、面积（PPA）优化，提升互连子系统吞吐率、可扩展性和鲁棒性。支持后仿、形式验证、静态检查及 silicon bring-up 阶段的问题分析与修复。",
"requirements_text": "1. 精通ARM CHI协议，精通Cache Coherence 协议，掌握现有业界流行的MESI/MEOSI Cache Coherence协议；\n2. 具备良好的问题分析能力，能够独立定位复杂协议、时序或集成问题，具备良好的沟通协作能力，能够跨团队推进架构设计和项目落地；\n3. 熟悉同步时序设计、跨时钟域（CDC）、低功耗设计基本方法，拥有高频电路设计经验；\n4. 理解 SoC 互连基本原理，包括拓扑结构、仲裁机制、流控机制、乱序处理和事务跟踪。\n加分项：\n1. 做过大型CPU的Coherenct NoC设计，包括跨片，跨die。",
"skills": [AI生成
"架构设计",
"电路设计",
"分析能力"
],
"preferred_qualifications": "加分项：",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100024500003"
}
]
},
"posting": {
"posting_id": "100024500003",
"post_date": "2026-09-15",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100024500003"
},
"fulltext": "平头哥-Coherent Interconnect设计专家-深圳/北京/西安\n平头哥-Coherent Interconnect设计专家-深圳/北京/西安\n\n基础信息\n职位类别：技术-芯片\n工作地点：西安 / 北京 / 深圳\n\n职位描述\n1. 根据芯片Cache Hierarchy和互联架构，负责相关coherence 协议和互联总线设计实现；\n2. 参与与架构、物理设计、性能建模、软件/固件团队紧密合作，完成模块定义、接口对齐及集成落地；\n3. 编写设计文档，包括微架构设计文档、接口规范、时序说明和测试支持文档；\n4. 参与芯片性能、功耗、面积（PPA）优化，提升互连子系统吞吐率、可扩展性和鲁棒性。支持后仿、形式验证、静态检查及 silicon bring-up 阶段的问题分析与修复。\n\n职位要求\n1. 精通ARM CHI协议，精通Cache Coherence 协议，掌握现有业界流行的MESI/MEOSI Cache Coherence协议；\n2. 具备良好的问题分析能力，能够独立定位复杂协议、时序或集成问题，具备良好的沟通协作能力，能够跨团队推进架构设计和项目落地；\n3. 熟悉同步时序设计、跨时钟域（CDC）、低功耗设计基本方法，拥有高频电路设计经验；\n4. 理解 SoC 互连基本原理，包括拓扑结构、仲裁机制、流控机制、乱序处理和事务跟踪。\n加分项：\n1. 做过大型CPU的Coherenct NoC设计，包括跨片，跨die。\n1. 根据芯片Cache Hierarchy和互联架构，负责相关coherence 协议和互联总线设计实现；\n2. 参与与架构、物理设计、性能建模、软件/固件团队紧密合作，完成模块定义、接口对齐及集成落地；\n3. 编写设计文档，包括微架构设计文档、接口规范、时序说明和测试支持文档；\n4. 参与芯片性能、功耗、面积（PPA）优化，提升互连子系统吞吐率、可扩展性和鲁棒性。支持后仿、形式验证、静态检查及 silicon bring-up 阶段的问题分析与修复。\n1. 精通ARM CHI协议，精通Cache Coherence 协议，掌握现有业界流行的MESI/MEOSI Cache Coherence协议；\n2. 具备良好的问题分析能力，能够独立定位复杂协议、时序或集成问题，具备良好的沟通协作能力，能够跨团队推进架构设计和项目落地；\n3. 熟悉同步时序设计、跨时钟域（CDC）、低功耗设计基本方法，拥有高频电路设计经验；\n4. 理解 SoC 互连基本原理，包括拓扑结构、仲裁机制、流控机制、乱序处理和事务跟踪。\n加分项：\n1. 做过大型CPU的Coherenct NoC设计，包括跨片，跨die。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}