职位详情

职位列表 链接有效 不适用(官网全量采集) official:alibaba:100025800003

晓天衡宇-AI数据标注专家-芯片设计(EDA)

未披露 · 杭州 · 阿里巴巴控股集团

主分类:AI训练数据标注与评测运营
运营
来源 JD 数据(旧分类保留,当前主分类见上方)
{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "晓天衡宇-AI数据标注专家-芯片设计(EDA)",
        "job_level": "专家",AI生成
        "work_category": "全职",AI生成
        "department": "晓天衡宇",
        "location": "杭州",
        "work_mode": "未披露",AI生成
        "job_category": "硬件研发"AI生成
    },
    "company": {
        "company_name": "阿里巴巴控股集团",
        "company_industry": "电子商务 / 云计算 / 人工智能",
        "company_size": "未披露",
        "company_website": "alibaba.com",
        "company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": 3,
        "degree": "本科及以上",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "1. 负责芯片设计(EDA)方向 AI 训练数据的标注管理与质检,把资深芯片工程师的设计与调试经验,转化为大模型可学习的高质量轨迹数据,直接参与“让大模型学会做芯片”这件从 0 到 1 的事。\n2. 面向 RTL 设计与功能验证、逻辑综合 / STA / PnR(QoR 优化)、调试修复(fail→pass 闭环)等环节,设计标注与质检流程,制定 rubric 与验收标准,对题目与轨迹质量把关。\n3. 与平头哥、达摩院等芯片与算法团队深度协作,共同定义 agentic EDA 的能力边界与评测基准,推动模型在真实 EDA 工具链上跑通。\n4. 构建本方向数据质量体系,对题目难度分层、轨迹根因归因负责;把稀缺的芯片工程经验沉淀为可复用的团队方法论。\n5. 管理领域专家团队,统筹任务与产能;成长路径面向 AI + 芯片交叉方向的技术骨干与负责人。",
        "requirements_text": "1. 本科及以上,微电子 / 集成电路 / 电子工程等相关专业;3 年以上芯片设计或验证一线经验(RTL 设计、功能验证、DFT、综合 / STA / PnR、模拟 / 混合信号其一)。\n2. 熟悉主流 EDA 工具链与硬件描述语言(Verilog / SystemVerilog / VHDL),能独立判断 RTL 代码、验证平台与 QoR 结果的正确性与优劣。\n3. 认同 AI 正在重塑芯片设计,愿意站到大模型 + EDA 的最前沿;不满足于重复流程,希望把自己的工程判断力放大成模型能力,与顶尖芯片与算法团队一起做别人还没做成的事。\n4. 对数据质量敏感,具备 Python / 脚本能力,能做抽检与一致性分析;了解 rubric / reward modeling 更佳。\n5. 具备跨团队协作与团队管理潜力,思维严谨,判断都能指向具体证据。",
        "skills": [AI生成
            "Python",
            "Verilog",
            "SystemVerilog",
            "芯片设计",
            "团队管理",
            "团队协作",
            "大语言模型"
        ],
        "preferred_qualifications": "未披露",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100025800003"
            }
        ]
    },
    "posting": {
        "posting_id": "100025800003",
        "post_date": "2026-09-04",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100025800003"
    },
    "fulltext": "晓天衡宇-AI数据标注专家-芯片设计(EDA)\n晓天衡宇-AI数据标注专家-芯片设计(EDA)\n\n基础信息\n工作地点:杭州\n\n职位描述\n1. 负责芯片设计(EDA)方向 AI 训练数据的标注管理与质检,把资深芯片工程师的设计与调试经验,转化为大模型可学习的高质量轨迹数据,直接参与“让大模型学会做芯片”这件从 0 到 1 的事。\n2. 面向 RTL 设计与功能验证、逻辑综合 / STA / PnR(QoR 优化)、调试修复(fail→pass 闭环)等环节,设计标注与质检流程,制定 rubric 与验收标准,对题目与轨迹质量把关。\n3. 与平头哥、达摩院等芯片与算法团队深度协作,共同定义 agentic EDA 的能力边界与评测基准,推动模型在真实 EDA 工具链上跑通。\n4. 构建本方向数据质量体系,对题目难度分层、轨迹根因归因负责;把稀缺的芯片工程经验沉淀为可复用的团队方法论。\n5. 管理领域专家团队,统筹任务与产能;成长路径面向 AI + 芯片交叉方向的技术骨干与负责人。\n\n职位要求\n1. 本科及以上,微电子 / 集成电路 / 电子工程等相关专业;3 年以上芯片设计或验证一线经验(RTL 设计、功能验证、DFT、综合 / STA / PnR、模拟 / 混合信号其一)。\n2. 熟悉主流 EDA 工具链与硬件描述语言(Verilog / SystemVerilog / VHDL),能独立判断 RTL 代码、验证平台与 QoR 结果的正确性与优劣。\n3. 认同 AI 正在重塑芯片设计,愿意站到大模型 + EDA 的最前沿;不满足于重复流程,希望把自己的工程判断力放大成模型能力,与顶尖芯片与算法团队一起做别人还没做成的事。\n4. 对数据质量敏感,具备 Python / 脚本能力,能做抽检与一致性分析;了解 rubric / reward modeling 更佳。\n5. 具备跨团队协作与团队管理潜力,思维严谨,判断都能指向具体证据。\n1. 负责芯片设计(EDA)方向 AI 训练数据的标注管理与质检,把资深芯片工程师的设计与调试经验,转化为大模型可学习的高质量轨迹数据,直接参与“让大模型学会做芯片”这件从 0 到 1 的事。\n2. 面向 RTL 设计与功能验证、逻辑综合 / STA / PnR(QoR 优化)、调试修复(fail→pass 闭环)等环节,设计标注与质检流程,制定 rubric 与验收标准,对题目与轨迹质量把关。\n3. 与平头哥、达摩院等芯片与算法团队深度协作,共同定义 agentic EDA 的能力边界与评测基准,推动模型在真实 EDA 工具链上跑通。\n4. 构建本方向数据质量体系,对题目难度分层、轨迹根因归因负责;把稀缺的芯片工程经验沉淀为可复用的团队方法论。\n5. 管理领域专家团队,统筹任务与产能;成长路径面向 AI + 芯片交叉方向的技术骨干与负责人。\n1. 本科及以上,微电子 / 集成电路 / 电子工程等相关专业;3 年以上芯片设计或验证一线经验(RTL 设计、功能验证、DFT、综合 / STA / PnR、模拟 / 混合信号其一)。\n2. 熟悉主流 EDA 工具链与硬件描述语言(Verilog / SystemVerilog / VHDL),能独立判断 RTL 代码、验证平台与 QoR 结果的正确性与优劣。\n3. 认同 AI 正在重塑芯片设计,愿意站到大模型 + EDA 的最前沿;不满足于重复流程,希望把自己的工程判断力放大成模型能力,与顶尖芯片与算法团队一起做别人还没做成的事。\n4. 对数据质量敏感,具备 Python / 脚本能力,能做抽检与一致性分析;了解 rubric / reward modeling 更佳。\n5. 具备跨团队协作与团队管理潜力,思维严谨,判断都能指向具体证据。",
    "standard_classification": {
        "std_category_code": "B010",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}