职位详情

职位列表 链接有效 不适用(官网全量采集) official:alibaba:100033560006

平头哥-芯片工艺工程和良率提升专家/高级专家-上海

未披露 · 上海 · 平头哥

主分类:材料与制造工艺研发
硬件、电子与电气研发
来源 JD 数据(旧分类保留,当前主分类见上方)
{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "平头哥-芯片工艺工程和良率提升专家/高级专家-上海",
        "job_level": "专家",AI生成
        "work_category": "全职",AI生成
        "department": "阿里集团",
        "location": "上海",
        "work_mode": "未披露",AI生成
        "job_category": "技术-芯片"AI生成
    },
    "company": {
        "company_name": "平头哥",
        "company_industry": "半导体 / 芯片设计",
        "company_size": "未披露",
        "company_website": "alibaba.com",
        "company_description": "平头哥研发计算、存储及网络芯片,为人工智能基础设施提供支持。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": "",
        "degree": "硕士及以上学历",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "负责芯片的工艺成熟度评估、testchip验证、产品TO、验证以及量产,具体职责如下:\n1. 根据产品提出对工艺的需求,并进行testchip的设计、验证、测试和结果分析,给出工艺选择的建议或者对工艺提出需求。\n2. 产品TO 端到端的技术文档review以及与供应商的沟通,并制定量产window验证方案。\n3. WAT和Yield分析,找出最佳的工艺条件;Yield 提升以及Monitor方案制定。\n4. 工艺量产方案的制定以及持续优化。\n5. 熟悉工艺(如Logic先进工艺、3D、Memory等)基本流程&DR、器件基本知识和IC测试基本知识;参与和主导过Foundry的工艺开发和量产项目、或设计公司产品导入和量产项目;熟悉Design Platform(PDK、Model、DR/DRC&DFM等)的开发和应用。",
        "requirements_text": "1. 硕士及以上学历。\n2. 具有Planar 或FinFET工艺开发经验,熟悉16nm、7nm、5nm、3nm等制程节点者优先。\n3. 在良率提升方面有较多的经验。\n4. 精通WAT数据分析,能识别性能差距并提出改进方案。\n5. 具备DTCO(SPICE、TCAD、PDK、device, signoff)相关成功经验者优先。\n6. 有创新意识和能力,有很强的自我驱动能力。\n7. 良好的沟通和表达能力。\n关键词: FinFET Process, CMOS Device, Design Rule, SPICE Model, 3DIC, PFA and Product Yield, Standard Cell, SRAM, PPA, Reliability, DTCO",
        "skills": [AI生成
            "数据分析",
            "工艺开发"
        ],
        "preferred_qualifications": "2. 具有Planar 或FinFET工艺开发经验,熟悉16nm、7nm、5nm、3nm等制程节点者优先;5. 具备DTCO(SPICE、TCAD、PDK、device, signoff)相关成功经验者优先",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100033560006"
            }
        ]
    },
    "posting": {
        "posting_id": "100033560006",
        "post_date": "2026-08-28",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100033560006"
    },
    "fulltext": "平头哥-芯片工艺工程和良率提升专家/高级专家-上海\n平头哥-芯片工艺工程和良率提升专家/高级专家-上海\n\n基础信息\n职位类别:技术-芯片\n工作地点:上海\n\n职位描述\n负责芯片的工艺成熟度评估、testchip验证、产品TO、验证以及量产,具体职责如下:\n1. 根据产品提出对工艺的需求,并进行testchip的设计、验证、测试和结果分析,给出工艺选择的建议或者对工艺提出需求。\n2. 产品TO 端到端的技术文档review以及与供应商的沟通,并制定量产window验证方案。\n3. WAT和Yield分析,找出最佳的工艺条件;Yield 提升以及Monitor方案制定。\n4. 工艺量产方案的制定以及持续优化。\n5. 熟悉工艺(如Logic先进工艺、3D、Memory等)基本流程&DR、器件基本知识和IC测试基本知识;参与和主导过Foundry的工艺开发和量产项目、或设计公司产品导入和量产项目;熟悉Design Platform(PDK、Model、DR/DRC&DFM等)的开发和应用。\n\n职位要求\n1. 硕士及以上学历。\n2. 具有Planar 或FinFET工艺开发经验,熟悉16nm、7nm、5nm、3nm等制程节点者优先。\n3. 在良率提升方面有较多的经验。\n4. 精通WAT数据分析,能识别性能差距并提出改进方案。\n5. 具备DTCO(SPICE、TCAD、PDK、device, signoff)相关成功经验者优先。\n6. 有创新意识和能力,有很强的自我驱动能力。\n7. 良好的沟通和表达能力。\n关键词: FinFET Process, CMOS Device, Design Rule, SPICE Model, 3DIC, PFA and Product Yield, Standard Cell, SRAM, PPA, Reliability, DTCO\n负责芯片的工艺成熟度评估、testchip验证、产品TO、验证以及量产,具体职责如下:\n1. 根据产品提出对工艺的需求,并进行testchip的设计、验证、测试和结果分析,给出工艺选择的建议或者对工艺提出需求。\n2. 产品TO 端到端的技术文档review以及与供应商的沟通,并制定量产window验证方案。\n3. WAT和Yield分析,找出最佳的工艺条件;Yield 提升以及Monitor方案制定。\n4. 工艺量产方案的制定以及持续优化。\n5. 熟悉工艺(如Logic先进工艺、3D、Memory等)基本流程&DR、器件基本知识和IC测试基本知识;参与和主导过Foundry的工艺开发和量产项目、或设计公司产品导入和量产项目;熟悉Design Platform(PDK、Model、DR/DRC&DFM等)的开发和应用。\n1. 硕士及以上学历。\n2. 具有Planar 或FinFET工艺开发经验,熟悉16nm、7nm、5nm、3nm等制程节点者优先。\n3. 在良率提升方面有较多的经验。\n4. 精通WAT数据分析,能识别性能差距并提出改进方案。\n5. 具备DTCO(SPICE、TCAD、PDK、device, signoff)相关成功经验者优先。\n6. 有创新意识和能力,有很强的自我驱动能力。\n7. 良好的沟通和表达能力。\n关键词: FinFET Process, CMOS Device, Design Rule, SPICE Model, 3DIC, PFA and Product Yield, Standard Cell, SRAM, PPA, Reliability, DTCO",
    "standard_classification": {
        "std_category_code": "T030",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}