{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "平头哥-CPU设计工程师/专家-北京",
        "job_level": "专家",AI生成
        "work_category": "全职",AI生成
        "department": "阿里集团",
        "location": "北京",
        "work_mode": "未披露",AI生成
        "job_category": "技术-芯片"AI生成
    },
    "company": {
        "company_name": "平头哥",
        "company_industry": "半导体 / 芯片设计",
        "company_size": "未披露",
        "company_website": "alibaba.com",
        "company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": "",
        "degree": "硕士",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "1. 和架构团队一起定义CPU的微架构设计，满足性能指标，高速电路的时序和低功耗要求；\n2. 调研业界前沿微架构设计，探索及推动落地有竞争力的实现方案；\n3. 编写RTL代码实现PPA极致最优的数字电路设计；\n4. 与性能分析团队一起迭代，芯片性能持续改进达到业界一流；\n5. 与后端团队一起前后端深度优化，实现挑战性的芯片频率及功耗目标。",
        "requirements_text": "1. 计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU流水线结构或Cache设计；\n2. 熟悉CPU指令集架构，如RISC-V, ARM, x86；\n3. 具有良好的Verilog/Systemverilog代码能力和高速电路实现经验；\n4. 具有物理综合，时序分析收敛等方面经验；\n5. 对新技术和前沿技术有探索精神，积极尝试论证；\n6. 具有良好的沟通能力，团队协作和总结归纳能力。",
        "skills": [AI生成
            "Verilog",
            "SystemVerilog",
            "团队协作",
            "沟通能力"
        ],
        "preferred_qualifications": "未披露",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100038020003"
            }
        ]
    },
    "posting": {
        "posting_id": "100038020003",
        "post_date": "2026-09-15",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=100038020003"
    },
    "fulltext": "平头哥-CPU设计工程师/专家-北京\n平头哥-CPU设计工程师/专家-北京\n\n基础信息\n职位类别：技术-芯片\n工作地点：北京\n\n职位描述\n1. 和架构团队一起定义CPU的微架构设计，满足性能指标，高速电路的时序和低功耗要求；\n2. 调研业界前沿微架构设计，探索及推动落地有竞争力的实现方案；\n3. 编写RTL代码实现PPA极致最优的数字电路设计；\n4. 与性能分析团队一起迭代，芯片性能持续改进达到业界一流；\n5. 与后端团队一起前后端深度优化，实现挑战性的芯片频率及功耗目标。\n\n职位要求\n1. 计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU流水线结构或Cache设计；\n2. 熟悉CPU指令集架构，如RISC-V, ARM, x86；\n3. 具有良好的Verilog/Systemverilog代码能力和高速电路实现经验；\n4. 具有物理综合，时序分析收敛等方面经验；\n5. 对新技术和前沿技术有探索精神，积极尝试论证；\n6. 具有良好的沟通能力，团队协作和总结归纳能力。\n1. 和架构团队一起定义CPU的微架构设计，满足性能指标，高速电路的时序和低功耗要求；\n2. 调研业界前沿微架构设计，探索及推动落地有竞争力的实现方案；\n3. 编写RTL代码实现PPA极致最优的数字电路设计；\n4. 与性能分析团队一起迭代，芯片性能持续改进达到业界一流；\n5. 与后端团队一起前后端深度优化，实现挑战性的芯片频率及功耗目标。\n1. 计算机、微电子、通信等相关专业背景，熟悉计算机体系结构、CPU流水线结构或Cache设计；\n2. 熟悉CPU指令集架构，如RISC-V, ARM, x86；\n3. 具有良好的Verilog/Systemverilog代码能力和高速电路实现经验；\n4. 具有物理综合，时序分析收敛等方面经验；\n5. 对新技术和前沿技术有探索精神，积极尝试论证；\n6. 具有良好的沟通能力，团队协作和总结归纳能力。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}