主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-SoC芯片设计专家-计算技术",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "北京 / 上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 8,
"degree": "硕士及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "● 负责SoC架构定义，IP 选型，RTL 设计及编码实现，SoC集成等工作。\n● 设计SoC时钟/复位时钟/低功耗/调试等方案。\n● 协同物理设计工程师进行SoC 性能/功耗/面积评估和优化工作。\n● 协同验证工作师进行SoC验证工作。",
"requirements_text": "● 电子、计算机等相关专业，硕士及以上学历，8年及以上SoC前端设计经验，5年以上SOC集成经验。\n● 输入理解前端ASIC设计流程。\n● 扎实的RTL逻辑设计及编码能力。\n● 熟悉Verilog/System Verilog 硬件描述语言。\n● 熟悉前端EDA工具如Verdi，spyglass等。\n● 熟悉AXI总线协议或DDR4协议者优先。\n● 熟悉CPU架构或GPGPU架构者优先。\n● 良好的团队协作精神。",
"skills": [AI生成
"Verilog",
"团队协作"
],
"preferred_qualifications": "● 熟悉AXI总线协议或DDR4协议者优先；● 熟悉CPU架构或GPGPU架构者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100038460001"
}
]
},
"posting": {
"posting_id": "100038460001",
"post_date": "2026-09-04",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=100038460001"
},
"fulltext": "达摩院-SoC芯片设计专家-计算技术\n达摩院-SoC芯片设计专家-计算技术\n\n基础信息\n职位类别：技术-芯片\n工作地点：北京 / 上海\n\n职位描述\n● 负责SoC架构定义，IP 选型，RTL 设计及编码实现，SoC集成等工作。\n● 设计SoC时钟/复位时钟/低功耗/调试等方案。\n● 协同物理设计工程师进行SoC 性能/功耗/面积评估和优化工作。\n● 协同验证工作师进行SoC验证工作。\n\n职位要求\n● 电子、计算机等相关专业，硕士及以上学历，8年及以上SoC前端设计经验，5年以上SOC集成经验。\n● 输入理解前端ASIC设计流程。\n● 扎实的RTL逻辑设计及编码能力。\n● 熟悉Verilog/System Verilog 硬件描述语言。\n● 熟悉前端EDA工具如Verdi，spyglass等。\n● 熟悉AXI总线协议或DDR4协议者优先。\n● 熟悉CPU架构或GPGPU架构者优先。\n● 良好的团队协作精神。\n● 负责SoC架构定义，IP 选型，RTL 设计及编码实现，SoC集成等工作。\n● 设计SoC时钟/复位时钟/低功耗/调试等方案。\n● 协同物理设计工程师进行SoC 性能/功耗/面积评估和优化工作。\n● 协同验证工作师进行SoC验证工作。\n● 电子、计算机等相关专业，硕士及以上学历，8年及以上SoC前端设计经验，5年以上SOC集成经验。\n● 输入理解前端ASIC设计流程。\n● 扎实的RTL逻辑设计及编码能力。\n● 熟悉Verilog/System Verilog 硬件描述语言。\n● 熟悉前端EDA工具如Verdi，spyglass等。\n● 熟悉AXI总线协议或DDR4协议者优先。\n● 熟悉CPU架构或GPGPU架构者优先。\n● 良好的团队协作精神。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}