主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "达摩院-逻辑综合高级工程师/专家-计算技术",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "阿里巴巴控股集团",
"company_industry": "电子商务 / 云计算 / 人工智能",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "阿里巴巴集团面向消费者和企业提供电子商务、云计算及人工智能服务。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 3,
"degree": "硕士及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。\n● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。\n● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。",
"requirements_text": "● 电子、计算机等相关专业，硕士及以上学历，3年及以上SoC逻辑综合经验。\n● 熟练使用DC/PT/Formality/LEC/VCLP等EDA工具，掌握逻辑综合和STA的方法学。\n● 具备熟练的脚本技能如Perl，TCL，Python等。\n● 良好的团队协作精神。",
"skills": [AI生成
"Python",
"团队协作"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=1101704"
}
]
},
"posting": {
"posting_id": "1101704",
"post_date": "2026-08-28",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent-holding.alibaba.com/off-campus/position-detail?positionId=1101704"
},
"fulltext": "达摩院-逻辑综合高级工程师/专家-计算技术\n达摩院-逻辑综合高级工程师/专家-计算技术\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\n● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。\n● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。\n● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。\n\n职位要求\n● 电子、计算机等相关专业，硕士及以上学历，3年及以上SoC逻辑综合经验。\n● 熟练使用DC/PT/Formality/LEC/VCLP等EDA工具，掌握逻辑综合和STA的方法学。\n● 具备熟练的脚本技能如Perl，TCL，Python等。\n● 良好的团队协作精神。\n● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。\n● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。\n● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。\n● 电子、计算机等相关专业，硕士及以上学历，3年及以上SoC逻辑综合经验。\n● 熟练使用DC/PT/Formality/LEC/VCLP等EDA工具，掌握逻辑综合和STA的方法学。\n● 具备熟练的脚本技能如Perl，TCL，Python等。\n● 良好的团队协作精神。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}