主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-验证平台&数字验证交付专家-上海",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 2,
"degree": "硕士及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.参与公司层面统一的数字验证方法学、Signoff标准，数字验证自动化Flow，数字验证数据平台化，数字验证可复用VIP/ABVIP/UVC等建设、推广及落地；\n2.参与项目数字验证并保障按时高质量交付；\n3.推广和输出数字验证能力，沉淀数字验证实践经验和操作指南，持续优化数字验证投入产出比，持续提升公司层面整体数字验证能力。",
"requirements_text": "1.硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少2年工作经验；\n2.熟悉数字设计和验证流程；\n3.熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；\n4.有IP/SOC验证交付经验及成功流片经验者优先；\n5.有MCU集成, AMBA总线, Fabric，PCIE/DDR/HBM等高速接口, 常用soc低速外设, CRG, PinMux等验证交付经验及成功流片经验者优先；\n6.具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。",
"skills": [AI生成
"C++",
"Verilog",
"SystemVerilog",
"团队协作",
"C语言"
],
"preferred_qualifications": "4.有IP/SOC验证交付经验及成功流片经验者优先；5.有MCU集成, AMBA总线, Fabric，PCIE/DDR/HBM等高速接口, 常用soc低速外设, CRG, PinMux等验证交付经验及成功流片经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=1212603"
}
]
},
"posting": {
"posting_id": "1212603",
"post_date": "2026-09-01",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=1212603"
},
"fulltext": "平头哥-验证平台&数字验证交付专家-上海\n平头哥-验证平台&数字验证交付专家-上海\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\n1.参与公司层面统一的数字验证方法学、Signoff标准，数字验证自动化Flow，数字验证数据平台化，数字验证可复用VIP/ABVIP/UVC等建设、推广及落地；\n2.参与项目数字验证并保障按时高质量交付；\n3.推广和输出数字验证能力，沉淀数字验证实践经验和操作指南，持续优化数字验证投入产出比，持续提升公司层面整体数字验证能力。\n\n职位要求\n1.硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少2年工作经验；\n2.熟悉数字设计和验证流程；\n3.熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；\n4.有IP/SOC验证交付经验及成功流片经验者优先；\n5.有MCU集成, AMBA总线, Fabric，PCIE/DDR/HBM等高速接口, 常用soc低速外设, CRG, PinMux等验证交付经验及成功流片经验者优先；\n6.具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。\n1.参与公司层面统一的数字验证方法学、Signoff标准，数字验证自动化Flow，数字验证数据平台化，数字验证可复用VIP/ABVIP/UVC等建设、推广及落地；\n2.参与项目数字验证并保障按时高质量交付；\n3.推广和输出数字验证能力，沉淀数字验证实践经验和操作指南，持续优化数字验证投入产出比，持续提升公司层面整体数字验证能力。\n1.硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少2年工作经验；\n2.熟悉数字设计和验证流程；\n3.熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；\n4.有IP/SOC验证交付经验及成功流片经验者优先；\n5.有MCU集成, AMBA总线, Fabric，PCIE/DDR/HBM等高速接口, 常用soc低速外设, CRG, PinMux等验证交付经验及成功流片经验者优先；\n6.具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}