{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "芯片设计/验证/DFT工程师",
        "job_level": "校招",AI生成
        "work_category": "全职",AI生成
        "department": "平头哥",
        "location": "北京 / 成都 / 上海 / 深圳",
        "work_mode": "未披露",AI生成
        "job_category": "技术类"AI生成
    },
    "company": {
        "company_name": "平头哥",
        "company_industry": "半导体 / 芯片设计",
        "company_size": "未披露",
        "company_website": "alibaba.com",
        "company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": "",
        "degree": "未披露",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "1. 使用Verilog & System Verilog编写芯片RTL代码； \n2. 搭建测试平台，产生测试向量验证芯片Function和Performance； \n3. 使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果；\n4. 使用Power分析工具优化芯片功耗； \n5. 开发自动化流程提高芯片设计效率。",
        "requirements_text": "1. 熟悉ASIC芯片设计流程；\n2. 熟悉System Verilog, Verilog等设计语言；\n3. 熟悉Simulation, Synthesis, Lint, Formal Verification等流程和EDA工具的使用；\n4. 熟悉Linux/Unix系统环境，精通Python, Ruby, Perl, TCL, C/C++, Makefile等至少一门编程语言；\n5. 学习能力强，能快速适应新环境；良好的沟通能力和团队协同能力。\n【加分项】\n1. 熟悉ASIC芯片验证方法学，熟悉UVM/OVM；\n2. 熟悉计算机体系结构，了解深度学习算法；\n3. 有相关实习及项目经历。",
        "skills": [AI生成
            "Python",
            "C++",
            "Linux",
            "Verilog",
            "深度学习",
            "芯片设计",
            "芯片验证",
            "沟通能力",
            "学习能力",
            "C语言"
        ],
        "preferred_qualifications": "【加分项】",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://campus-talent.alibaba.com/campus/position/199907620038?deptCodes="
            }
        ]
    },
    "posting": {
        "posting_id": "199907620038",
        "post_date": "2026-08-06",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://campus-talent.alibaba.com/campus/position/199907620038?deptCodes="
    },
    "fulltext": "芯片设计/验证/DFT工程师\n芯片设计/验证/DFT工程师\n\n基础信息\n毕业起止时间要求：2026-11-01 - 2027-10-31\n职位类别：技术类\n招聘项目：阿里巴巴2027届应届生\n工作地点：北京 / 成都 / 上海 / 深圳\n\n职位描述\n1. 使用Verilog & System Verilog编写芯片RTL代码； \n2. 搭建测试平台，产生测试向量验证芯片Function和Performance； \n3. 使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果；\n4. 使用Power分析工具优化芯片功耗； \n5. 开发自动化流程提高芯片设计效率。\n\n职位要求\n1. 熟悉ASIC芯片设计流程；\n2. 熟悉System Verilog, Verilog等设计语言；\n3. 熟悉Simulation, Synthesis, Lint, Formal Verification等流程和EDA工具的使用；\n4. 熟悉Linux/Unix系统环境，精通Python, Ruby, Perl, TCL, C/C++, Makefile等至少一门编程语言；\n5. 学习能力强，能快速适应新环境；良好的沟通能力和团队协同能力。\n【加分项】\n1. 熟悉ASIC芯片验证方法学，熟悉UVM/OVM；\n2. 熟悉计算机体系结构，了解深度学习算法；\n3. 有相关实习及项目经历。\n\n在招业务\n平头哥\n1. 使用Verilog & System Verilog编写芯片RTL代码； \n2. 搭建测试平台，产生测试向量验证芯片Function和Performance； \n3. 使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果；\n4. 使用Power分析工具优化芯片功耗； \n5. 开发自动化流程提高芯片设计效率。\n1. 熟悉ASIC芯片设计流程；\n2. 熟悉System Verilog, Verilog等设计语言；\n3. 熟悉Simulation, Synthesis, Lint, Formal Verification等流程和EDA工具的使用；\n4. 熟悉Linux/Unix系统环境，精通Python, Ruby, Perl, TCL, C/C++, Makefile等至少一门编程语言；\n5. 学习能力强，能快速适应新环境；良好的沟通能力和团队协同能力。\n【加分项】\n1. 熟悉ASIC芯片验证方法学，熟悉UVM/OVM；\n2. 熟悉计算机体系结构，了解深度学习算法；\n3. 有相关实习及项目经历。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}