主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "芯片物理设计工程师",
"job_level": "校招",AI生成
"work_category": "全职",AI生成
"department": "平头哥",
"location": "北京 / 成都 / 上海 / 深圳",
"work_mode": "未披露",AI生成
"job_category": "技术类"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "未披露",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 构建完整的floorplan，包括pin assignment, partition, power grid等；\n2. 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束；\n3. 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题；\n4. 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。",
"requirements_text": "1. 合理配置RTL, 给出正确时序约束，使用综合工具产生网表，优化时序/面积； \n2. 使用Innovus或fusion compiler工具完成布局布线；\n3. 完成各项检查，包括timing, noise, IR, PV, EM等，达成最优PPA (performance, power, area)；\n4. 开发自动化流程提高芯片设计效率；\n5. 学习能力强，能快速适应新环境；具备良好的沟通能力和团队协同能力。",
"skills": [AI生成
"芯片设计",
"沟通能力",
"学习能力"
],
"preferred_qualifications": "未披露",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://campus-talent.alibaba.com/campus/position/199907680044?deptCodes="
}
]
},
"posting": {
"posting_id": "199907680044",
"post_date": "2026-08-06",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://campus-talent.alibaba.com/campus/position/199907680044?deptCodes="
},
"fulltext": "芯片物理设计工程师\n芯片物理设计工程师\n\n基础信息\n毕业起止时间要求：2026-11-01 - 2027-10-31\n职位类别：技术类\n招聘项目：阿里巴巴2027届应届生\n工作地点：北京 / 成都 / 上海 / 深圳\n\n职位描述\n1. 构建完整的floorplan，包括pin assignment, partition, power grid等；\n2. 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束；\n3. 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题；\n4. 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。\n\n职位要求\n1. 合理配置RTL, 给出正确时序约束，使用综合工具产生网表，优化时序/面积； \n2. 使用Innovus或fusion compiler工具完成布局布线；\n3. 完成各项检查，包括timing, noise, IR, PV, EM等，达成最优PPA (performance, power, area)；\n4. 开发自动化流程提高芯片设计效率；\n5. 学习能力强，能快速适应新环境；具备良好的沟通能力和团队协同能力。\n\n在招业务\n平头哥\n1. 构建完整的floorplan，包括pin assignment, partition, power grid等；\n2. 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束；\n3. 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题；\n4. 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。\n1. 合理配置RTL, 给出正确时序约束，使用综合工具产生网表，优化时序/面积； \n2. 使用Innovus或fusion compiler工具完成布局布线；\n3. 完成各项检查，包括timing, noise, IR, PV, EM等，达成最优PPA (performance, power, area)；\n4. 开发自动化流程提高芯片设计效率；\n5. 学习能力强，能快速适应新环境；具备良好的沟通能力和团队协同能力。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}