主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "平头哥-AI芯片验证高级工程师/专家-上海",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "阿里集团",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "技术-芯片"AI生成
},
"company": {
"company_name": "平头哥",
"company_industry": "半导体 / 芯片设计",
"company_size": "未披露",
"company_website": "alibaba.com",
"company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "o 硕士及硕士以上",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "o 负责和参与平头哥前沿AI芯片的研发\no 负责和参与AI芯片验证策略制定，验证Testbench架构规划和实现，Testplan撰写和实现等\no 负责和参与AI 芯片block level, sub-system level, IP level等多层级验证环境的开发、测试向量开发及调试，覆盖率收集等端到端的sign-off 全流程\no 负责和参与Infrastructure的工具和流程的开发",
"requirements_text": "o 硕士及硕士以上，电子工程，通讯，计算机专业等优先\no 熟悉ASIC芯片设计和验证流程\no 精通UVM验证方法学，熟悉SystemVerilog, Verilog等设计验证语言\no 熟悉自底向上的Testbench的集成，有独立从头开发block, subsystem或IP DV环境的经验有加分\no 有AI芯片功能验证，功耗验证，性能验证相经验者优先\no 熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或Palladium或PSS经验有加分\no 熟悉Linux系统环境，熟悉Python, Shell, Makefile, Perl, Ruby, Tcl等编程脚本语言。精通Python语言的优先考虑\no 有开发过设计/验证类Infrastructure的经验优先考虑并有加分，比如：\nn 有开发代码自动化生成工具的经验，有DSL经验的优先考虑\nn 有开发AI芯片功耗分析，性能分析工具经验\no 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力\no 良好的沟通和表达能力",
"skills": [AI生成
"Python",
"Linux",
"Verilog",
"SystemVerilog",
"芯片设计",
"团队协作"
],
"preferred_qualifications": "o 硕士及硕士以上，电子工程，通讯，计算机专业等优先；o 熟悉自底向上的Testbench的集成，有独立从头开发block, subsystem或IP DV环境的经验有加分；o 有AI芯片功能验证，功耗验证，性能验证相经验者优先；o 熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或Palladium或PSS经验有加分；精通Python语言的优先考虑；o 有开发过设计/验证类Infrastructure的经验优先考虑并有加分，比如：；n 有开发代码自动化生成工具的经验，有DSL经验的优先考虑",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=687229"
}
]
},
"posting": {
"posting_id": "687229",
"post_date": "2026-09-09",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=687229"
},
"fulltext": "平头哥-AI芯片验证高级工程师/专家-上海\n平头哥-AI芯片验证高级工程师/专家-上海\n\n基础信息\n职位类别：技术-芯片\n工作地点：上海\n\n职位描述\no 负责和参与平头哥前沿AI芯片的研发\no 负责和参与AI芯片验证策略制定，验证Testbench架构规划和实现，Testplan撰写和实现等\no 负责和参与AI 芯片block level, sub-system level, IP level等多层级验证环境的开发、测试向量开发及调试，覆盖率收集等端到端的sign-off 全流程\no 负责和参与Infrastructure的工具和流程的开发\n\n职位要求\no 硕士及硕士以上，电子工程，通讯，计算机专业等优先\no 熟悉ASIC芯片设计和验证流程\no 精通UVM验证方法学，熟悉SystemVerilog, Verilog等设计验证语言\no 熟悉自底向上的Testbench的集成，有独立从头开发block, subsystem或IP DV环境的经验有加分\no 有AI芯片功能验证，功耗验证，性能验证相经验者优先\no 熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或Palladium或PSS经验有加分\no 熟悉Linux系统环境，熟悉Python, Shell, Makefile, Perl, Ruby, Tcl等编程脚本语言。精通Python语言的优先考虑\no 有开发过设计/验证类Infrastructure的经验优先考虑并有加分，比如：\nn 有开发代码自动化生成工具的经验，有DSL经验的优先考虑\nn 有开发AI芯片功耗分析，性能分析工具经验\no 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力\no 良好的沟通和表达能力\no 负责和参与平头哥前沿AI芯片的研发\no 负责和参与AI芯片验证策略制定，验证Testbench架构规划和实现，Testplan撰写和实现等\no 负责和参与AI 芯片block level, sub-system level, IP level等多层级验证环境的开发、测试向量开发及调试，覆盖率收集等端到端的sign-off 全流程\no 负责和参与Infrastructure的工具和流程的开发\no 硕士及硕士以上，电子工程，通讯，计算机专业等优先\no 熟悉ASIC芯片设计和验证流程\no 精通UVM验证方法学，熟悉SystemVerilog, Verilog等设计验证语言\no 熟悉自底向上的Testbench的集成，有独立从头开发block, subsystem或IP DV环境的经验有加分\no 有AI芯片功能验证，功耗验证，性能验证相经验者优先\no 熟悉Synopsys VCS或Cadence Xcelium等流程和EDA工具的使用，有Cadence TBA或Palladium或PSS经验有加分\no 熟悉Linux系统环境，熟悉Python, Shell, Makefile, Perl, Ruby, Tcl等编程脚本语言。精通Python语言的优先考虑\no 有开发过设计/验证类Infrastructure的经验优先考虑并有加分，比如：\nn 有开发代码自动化生成工具的经验，有DSL经验的优先考虑\nn 有开发AI芯片功耗分析，性能分析工具经验\no 富有激情，有创新意识和能力，具有自我驱动和良好的团队合作能力\no 良好的沟通和表达能力",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}