{
    "schema_version": "via_ai_product_manager_jobs_v1",
    "data_type": "ai_product_manager_jobs",
    "job": {
        "job_title": "平头哥-模拟IP验证工程师-深圳",
        "job_level": "未披露",AI生成
        "work_category": "全职",AI生成
        "department": "阿里集团",
        "location": "深圳",
        "work_mode": "未披露",AI生成
        "job_category": "技术-芯片"AI生成
    },
    "company": {
        "company_name": "平头哥",
        "company_industry": "半导体 / 芯片设计",
        "company_size": "未披露",
        "company_website": "alibaba.com",
        "company_description": "平头哥研发计算、存储及网络芯片，为人工智能基础设施提供支持。"
    },
    "compensation": {
        "salary_range": {
            "min": "",
            "max": "",
            "currency": "未披露",
            "cycle": "未披露"
        },
        "benefits": "未披露"
    },
    "requirements": {
        "working_years": 5,
        "degree": "本科/硕士及以上学历",
        "language": "未披露",AI生成
        "visa_support": "未披露",
        "responsibilities": "1. 参与模拟IP和各类PHY系统的验证工作，包括但不限于VCS前仿，后仿，数模混合仿真，以及设计参考模型。\n2. 参与RFID，PLL, DDR,HBM, SERDES等PHY系统的debug。\n3. 总结数模混合系统的验证经验，设计自动化验证脚本和编写相关VIP。",
        "requirements_text": "1. 本科/硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少5年工作经验；\n2. 熟悉数模混合设计和验证流程；\n3. 熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；\n4. 有HBM/DDR, D2D，SERDES，PLL等模拟IP验证经验者优先；\n5. 有模拟电路设计或仿真经验者优先；\n6. 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。",
        "skills": [AI生成
            "C++",
            "Verilog",
            "SystemVerilog",
            "电路设计",
            "模拟电路",
            "团队协作",
            "C语言"
        ],
        "preferred_qualifications": "4. 有HBM/DDR, D2D，SERDES，PLL等模拟IP验证经验者优先；5. 有模拟电路设计或仿真经验者优先",
        "job_highlights": "未披露"
    },
    "contact": {
        "recruiter_name": "未披露",
        "contact_methods": [
            {
                "type": "apply_link",
                "value": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=7000008501"
            }
        ]
    },
    "posting": {
        "posting_id": "7000008501",
        "post_date": "2026-09-01",
        "hire_time": "未披露",
        "update_date": "20260917",
        "job_url": "https://recruitment.t-head.cn/off-campus/position-detail?positionId=7000008501"
    },
    "fulltext": "平头哥-模拟IP验证工程师-深圳\n平头哥-模拟IP验证工程师-深圳\n\n基础信息\n职位类别：技术-芯片\n工作地点：深圳\n\n职位描述\n1. 参与模拟IP和各类PHY系统的验证工作，包括但不限于VCS前仿，后仿，数模混合仿真，以及设计参考模型。\n2. 参与RFID，PLL, DDR,HBM, SERDES等PHY系统的debug。\n3. 总结数模混合系统的验证经验，设计自动化验证脚本和编写相关VIP。\n\n职位要求\n1. 本科/硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少5年工作经验；\n2. 熟悉数模混合设计和验证流程；\n3. 熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；\n4. 有HBM/DDR, D2D，SERDES，PLL等模拟IP验证经验者优先；\n5. 有模拟电路设计或仿真经验者优先；\n6. 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。\n1. 参与模拟IP和各类PHY系统的验证工作，包括但不限于VCS前仿，后仿，数模混合仿真，以及设计参考模型。\n2. 参与RFID，PLL, DDR,HBM, SERDES等PHY系统的debug。\n3. 总结数模混合系统的验证经验，设计自动化验证脚本和编写相关VIP。\n1. 本科/硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少5年工作经验；\n2. 熟悉数模混合设计和验证流程；\n3. 熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；\n4. 有HBM/DDR, D2D，SERDES，PLL等模拟IP验证经验者优先；\n5. 有模拟电路设计或仿真经验者优先；\n6. 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。",
    "standard_classification": {
        "std_category_code": "T024",
        "std_aux_codes": [],
        "std_category_status": null,
        "std_taxonomy_version": "20261104"
    }
}