主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "CPU ESL性能建模与分析工程师-Data（杭州）",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "杭州",
"work_mode": "未披露",AI生成
"job_category": "研发"AI生成
},
"company": {
"company_name": "字节跳动",
"company_industry": "互联网 / 数字内容 / 电商",
"company_size": "10000人以上",
"company_website": "bytedance.com",
"company_description": "字节跳动提供内容创作、信息分发、电商和协作产品，旗下产品包括抖音、今日头条、TikTok和飞书。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 3,
"degree": "计算机或微电子等相关专业硕士研究生学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1、负责高性能CPU核和总线/DDR等关键IP时序精确的性能模型开发；\n2、和相关团队合作完成性能模型和RTL的性能校准及分析；\n3、基于时序精确的性能模型完成CPU核/总线/DDR/SoC架构的探索和仿真分析。",
"requirements_text": "1、计算机或微电子等相关专业硕士研究生学历，3年及以上CPU ESL相关工作经验；\n2、有计算机体系结构知识，熟悉高性能CPU微架构和性能Feature，具备良好的软件编程能力（C++, Python3）；\n3、具备良好的时序理解及抽象思维能力，以及良好的沟通能力、较强的学习及探索精神；\n4、有高性能CPU项目经验者优先；\n5、深入了解一个或多个CPU核模块者如分支预测、乱序执行、访存子系统、硬件预取等优先；\n6、有总线/DDR模型开发和分析经验者优先。",
"skills": [AI生成
"C++",
"沟通能力"
],
"preferred_qualifications": "4、有高性能CPU项目经验者优先；5、深入了解一个或多个CPU核模块者如分支预测、乱序执行、访存子系统、硬件预取等优先；6、有总线/DDR模型开发和分析经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://jobs.bytedance.com/experienced/position/7343153831046711561/detail"
}
]
},
"posting": {
"posting_id": "7343153831046711561",
"post_date": "2024-03-06",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://jobs.bytedance.com/experienced/position/7343153831046711561/detail"
},
"fulltext": "CPU ESL性能建模与分析工程师-Data（杭州）\n职位描述\n1、负责高性能CPU核和总线/DDR等关键IP时序精确的性能模型开发；\n2、和相关团队合作完成性能模型和RTL的性能校准及分析；\n3、基于时序精确的性能模型完成CPU核/总线/DDR/SoC架构的探索和仿真分析。\n\n职位要求\n1、计算机或微电子等相关专业硕士研究生学历，3年及以上CPU ESL相关工作经验；\n2、有计算机体系结构知识，熟悉高性能CPU微架构和性能Feature，具备良好的软件编程能力（C++, Python3）；\n3、具备良好的时序理解及抽象思维能力，以及良好的沟通能力、较强的学习及探索精神；\n4、有高性能CPU项目经验者优先；\n5、深入了解一个或多个CPU核模块者如分支预测、乱序执行、访存子系统、硬件预取等优先；\n6、有总线/DDR模型开发和分析经验者优先。\n1、负责高性能CPU核和总线/DDR等关键IP时序精确的性能模型开发；\n2、和相关团队合作完成性能模型和RTL的性能校准及分析；\n3、基于时序精确的性能模型完成CPU核/总线/DDR/SoC架构的探索和仿真分析。\n1、计算机或微电子等相关专业硕士研究生学历，3年及以上CPU ESL相关工作经验；\n2、有计算机体系结构知识，熟悉高性能CPU微架构和性能Feature，具备良好的软件编程能力（C++, Python3）；\n3、具备良好的时序理解及抽象思维能力，以及良好的沟通能力、较强的学习及探索精神；\n4、有高性能CPU项目经验者优先；\n5、深入了解一个或多个CPU核模块者如分支预测、乱序执行、访存子系统、硬件预取等优先；\n6、有总线/DDR模型开发和分析经验者优先。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}