主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "FPGA&ASIC研发验证工程师（J80091）",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "ACG",
"location": "北京市",
"work_mode": "未披露",AI生成
"job_category": "技术"AI生成
},
"company": {
"company_name": "百度",
"company_industry": "互联网 / 人工智能",
"company_size": "10000人以上",
"company_website": "baidu.com",
"company_description": "百度围绕搜索发展人工智能技术，业务涉及语音、图像、知识图谱、自然语言处理、自动驾驶和AI芯片。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "未披露",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "-参与面向AI场景的高速互联的设计研发\n-负责FPGA&ASIC硬件逻辑的设计研发\n-负责FPGA&ASIC硬件逻辑的仿真验证\n-完成与上述工作关联的其他工作",
"requirements_text": "-计算机、电子等相关专业\n-精通systemverilog或verilog语言，掌握FPGA开发验证时序优化技巧\n-熟悉cocotb，uvm等仿真工具\n- 熟练掌握tcl，perl，bash，makefile等脚本语言\n-熟悉PCIE，100G以上Ethernet\n-有RDMA或其他高速互联相关经验者优先",
"skills": [AI生成
"Verilog",
"SystemVerilog",
"FPGA"
],
"preferred_qualifications": "有RDMA或其他高速互联相关经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent.baidu.com/jobs/detail/SOCIAL/2b610f4d-0443-436c-9dae-387d4db9b6f2"
}
]
},
"posting": {
"posting_id": "2b610f4d-0443-436c-9dae-387d4db9b6f2",
"post_date": "2024-10-18",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent.baidu.com/jobs/detail/SOCIAL/2b610f4d-0443-436c-9dae-387d4db9b6f2"
},
"fulltext": "FPGA&ASIC研发验证工程师（J80091）\nFPGA&ASIC研发验证工程师（J80091）\n\n基础信息\n部门：ACG\n地点：北京市\n类别：技术\n招聘人数：1\n发布时间：2026-07-21\n\n工作职责\n-参与面向AI场景的高速互联的设计研发\n-负责FPGA&ASIC硬件逻辑的设计研发\n-负责FPGA&ASIC硬件逻辑的仿真验证\n-完成与上述工作关联的其他工作\n\n职责要求\n-计算机、电子等相关专业\n-精通systemverilog或verilog语言，掌握FPGA开发验证时序优化技巧\n-熟悉cocotb，uvm等仿真工具\n- 熟练掌握tcl，perl，bash，makefile等脚本语言\n-熟悉PCIE，100G以上Ethernet\n-有RDMA或其他高速互联相关经验者优先\n-参与面向AI场景的高速互联的设计研发\n-负责FPGA&ASIC硬件逻辑的设计研发\n-负责FPGA&ASIC硬件逻辑的仿真验证\n-完成与上述工作关联的其他工作\n-计算机、电子等相关专业\n-精通systemverilog或verilog语言，掌握FPGA开发验证时序优化技巧\n-熟悉cocotb，uvm等仿真工具\n- 熟练掌握tcl，perl，bash，makefile等脚本语言\n-熟悉PCIE，100G以上Ethernet\n-有RDMA或其他高速互联相关经验者优先",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}