主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "SoC设计工程师（J78465）",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "ACG",
"location": "北京市,上海市",
"work_mode": "未披露",AI生成
"job_category": "技术"AI生成
},
"company": {
"company_name": "百度",
"company_industry": "互联网 / 人工智能",
"company_size": "10000人以上",
"company_website": "baidu.com",
"company_description": "百度围绕搜索发展人工智能技术，业务涉及语音、图像、知识图谱、自然语言处理、自动驾驶和AI芯片。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 5,
"degree": "硕士及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "-参与AI芯片的SoC架构设计与研发\n-参与IP选型、SOC集成、架构设计、RTL开发等工作\n-参与SOC的clock/reset/PAD/OTP/low power设计\n-参与ip集成验证并且tape out等全流程\n",
"requirements_text": "-电子、微电子、计算机类专业，硕士及以上学历，5年以上工作经验\n-具有实际项目流片经验，有12nm、7nm及以下工艺流片量产经验者优先\n-精通数字ASIC逻辑设计/综合/时序分析，熟悉AXI/APB等接口总线，有过复杂IP或SoC开发经验\n-熟悉DDR/PCIe/UCIe/Serdes等协议和设计，有过IP集成验证和回片测试经验优先\n-熟悉后端实现流程，SI/PI，封装以及板卡系统等是加分项",
"skills": [AI生成
"架构设计"
],
"preferred_qualifications": "具有实际项目流片经验，有12nm、7nm及以下工艺流片量产经验者优先；熟悉DDR/PCIe/UCIe/Serdes等协议和设计，有过IP集成验证和回片测试经验优先；熟悉后端实现流程，SI/PI，封装以及板卡系统等是加分项",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://talent.baidu.com/jobs/detail/SOCIAL/499e4a87-b8ba-408c-9813-e6fc5a39cfd0"
}
]
},
"posting": {
"posting_id": "499e4a87-b8ba-408c-9813-e6fc5a39cfd0",
"post_date": "2024-08-19",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://talent.baidu.com/jobs/detail/SOCIAL/499e4a87-b8ba-408c-9813-e6fc5a39cfd0"
},
"fulltext": "SoC设计工程师（J78465）\nSoC设计工程师（J78465）\n\n基础信息\n部门：ACG\n地点：北京市,上海市\n类别：技术\n招聘人数：2\n发布时间：2026-07-21\n\n工作职责\n-参与AI芯片的SoC架构设计与研发\n-参与IP选型、SOC集成、架构设计、RTL开发等工作\n-参与SOC的clock/reset/PAD/OTP/low power设计\n-参与ip集成验证并且tape out等全流程\n\n职责要求\n-电子、微电子、计算机类专业，硕士及以上学历，5年以上工作经验\n-具有实际项目流片经验，有12nm、7nm及以下工艺流片量产经验者优先\n-精通数字ASIC逻辑设计/综合/时序分析，熟悉AXI/APB等接口总线，有过复杂IP或SoC开发经验\n-熟悉DDR/PCIe/UCIe/Serdes等协议和设计，有过IP集成验证和回片测试经验优先\n-熟悉后端实现流程，SI/PI，封装以及板卡系统等是加分项\n-参与AI芯片的SoC架构设计与研发\n-参与IP选型、SOC集成、架构设计、RTL开发等工作\n-参与SOC的clock/reset/PAD/OTP/low power设计\n-参与ip集成验证并且tape out等全流程\n\n-电子、微电子、计算机类专业，硕士及以上学历，5年以上工作经验\n-具有实际项目流片经验，有12nm、7nm及以下工艺流片量产经验者优先\n-精通数字ASIC逻辑设计/综合/时序分析，熟悉AXI/APB等接口总线，有过复杂IP或SoC开发经验\n-熟悉DDR/PCIe/UCIe/Serdes等协议和设计，有过IP集成验证和回片测试经验优先\n-熟悉后端实现流程，SI/PI，封装以及板卡系统等是加分项",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}