主分类：嵌入式与固件研发
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "新业务部-DDR软件工程师",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "上海",
"work_mode": "未披露",AI生成
"job_category": "软件研发"AI生成
},
"company": {
"company_name": "小米集团",
"company_industry": "消费电子 / 智能制造 / 物联网",
"company_size": "10000人以上",
"company_website": "xiaomi.com",
"company_description": "小米是一家消费电子和智能制造企业，以智能手机、智能硬件和物联网平台为核心。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 2,
"degree": "本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 负责SoC DDRC&Phy的软硬件规格定义，DDR领域系统分析，关键架构设计；\n2. 负责SoC DDR端到端的功耗和性能分析及优化，构建DDR领域竞争力；\n3. 参与DDR软件方案的设计、开发和调试；\n4. 与DDRC设计、PHY设计、系统软件团队协同，确保DDR软件方案与硬件方案的端到端对齐；\n5. 跟踪DDR技术标准演进及AI对内存带宽的需求，推动DDR软件方案持续优化；",
"requirements_text": "1. 本科及以上学历，计算机/通信/电子/自动化或数学等相关专业；\n2. 2年以上DDR相关开发经验；\n3. 精通JEDEC DDR协议，具备DDR相关基础知识；\n4. 具备系统内存相关性能和功耗分析能力；\n5. 有DDR tuning/DVFS等特性开发和验证经验者优先；\n6. 有系统内存相关性能和功耗优化经验，或了解AI对内存带宽需求者优先。",
"skills": [AI生成
"分析能力"
],
"preferred_qualifications": "5. 有DDR tuning/DVFS等特性开发和验证经验者优先；6. 有系统内存相关性能和功耗优化经验，或了解AI对内存带宽需求者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7194832434948128877/detail"
}
]
},
"posting": {
"posting_id": "7194832434948128877",
"post_date": "2023-01-31",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7194832434948128877/detail"
},
"fulltext": "新业务部-DDR软件工程师\n职位描述\n1. 负责SoC DDRC&Phy的软硬件规格定义，DDR领域系统分析，关键架构设计；\n2. 负责SoC DDR端到端的功耗和性能分析及优化，构建DDR领域竞争力；\n3. 参与DDR软件方案的设计、开发和调试；\n4. 与DDRC设计、PHY设计、系统软件团队协同，确保DDR软件方案与硬件方案的端到端对齐；\n5. 跟踪DDR技术标准演进及AI对内存带宽的需求，推动DDR软件方案持续优化；\n\n职位要求\n1. 本科及以上学历，计算机/通信/电子/自动化或数学等相关专业；\n2. 2年以上DDR相关开发经验；\n3. 精通JEDEC DDR协议，具备DDR相关基础知识；\n4. 具备系统内存相关性能和功耗分析能力；\n5. 有DDR tuning/DVFS等特性开发和验证经验者优先；\n6. 有系统内存相关性能和功耗优化经验，或了解AI对内存带宽需求者优先。\n1. 负责SoC DDRC&Phy的软硬件规格定义，DDR领域系统分析，关键架构设计；\n2. 负责SoC DDR端到端的功耗和性能分析及优化，构建DDR领域竞争力；\n3. 参与DDR软件方案的设计、开发和调试；\n4. 与DDRC设计、PHY设计、系统软件团队协同，确保DDR软件方案与硬件方案的端到端对齐；\n5. 跟踪DDR技术标准演进及AI对内存带宽的需求，推动DDR软件方案持续优化；\n1. 本科及以上学历，计算机/通信/电子/自动化或数学等相关专业；\n2. 2年以上DDR相关开发经验；\n3. 精通JEDEC DDR协议，具备DDR相关基础知识；\n4. 具备系统内存相关性能和功耗分析能力；\n5. 有DDR tuning/DVFS等特性开发和验证经验者优先；\n6. 有系统内存相关性能和功耗优化经验，或了解AI对内存带宽需求者优先。",
"standard_classification": {
"std_category_code": "T007",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}