主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "高级SOC设计工程师（低功耗方向）",
"job_level": "高级",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "西安、上海",
"work_mode": "未披露",AI生成
"job_category": "设计"AI生成
},
"company": {
"company_name": "小米集团",
"company_industry": "消费电子 / 智能制造 / 物联网",
"company_size": "10000人以上",
"company_website": "xiaomi.com",
"company_description": "小米是一家消费电子和智能制造企业，以智能手机、智能硬件和物联网平台为核心。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 7,
"degree": "本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1. 负责芯片低功耗方案设计，包括电源域架构/电源管理控制、时钟复位架构、工作模式定义；\n2. 负责场景功耗/漏电/IP子系统功耗仿真分析，关键子系统能效分析；\n3. 负责全系统状态控制/调频调压/底层温控方案设计开发；\n4. 与芯片验证、软件、量产团队协同，支撑EDA/EMU/FPGA验证、功耗优化迭代与回片闭环；与AI算法团队协同，优化端侧AI芯片的能效表现；\n5. 跟踪业界低功耗设计前沿技术（如AI驱动的功耗优化方法学），推动设计方法学持续改进；",
"requirements_text": "1. 本科及以上学历，微电子/计算机/电子/通信/自动化相关专业；\n2. 7年以上数字电路设计经验；\n3. 能使用Verilog/SystemVerilog进行电路设计；\n4. 对数字设计流程和EDA工具(VCS/DC/PTPX)有一定掌握；\n5. 具备芯片系统控制/功耗仿真/时钟电源设计经验；\n6. 有先进/大型工艺SOC设计经验者优先；\n7. 了解低功耗设计方法学或具备端侧AI芯片功耗优化经验、跨领域（芯片+AI/软件）协作经验者优先。",
"skills": [AI生成
"Verilog",
"SystemVerilog",
"电路设计",
"数字电路"
],
"preferred_qualifications": "6. 有先进/大型工艺SOC设计经验者优先；7. 了解低功耗设计方法学或具备端侧AI芯片功耗优化经验、跨领域（芯片+AI/软件）协作经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7199458746551009388/detail"
}
]
},
"posting": {
"posting_id": "7199458746551009388",
"post_date": "2023-02-13",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7199458746551009388/detail"
},
"fulltext": "高级SOC设计工程师（低功耗方向）\n职位描述\n1. 负责芯片低功耗方案设计，包括电源域架构/电源管理控制、时钟复位架构、工作模式定义；\n2. 负责场景功耗/漏电/IP子系统功耗仿真分析，关键子系统能效分析；\n3. 负责全系统状态控制/调频调压/底层温控方案设计开发；\n4. 与芯片验证、软件、量产团队协同，支撑EDA/EMU/FPGA验证、功耗优化迭代与回片闭环；与AI算法团队协同，优化端侧AI芯片的能效表现；\n5. 跟踪业界低功耗设计前沿技术（如AI驱动的功耗优化方法学），推动设计方法学持续改进；\n\n职位要求\n1. 本科及以上学历，微电子/计算机/电子/通信/自动化相关专业；\n2. 7年以上数字电路设计经验；\n3. 能使用Verilog/SystemVerilog进行电路设计；\n4. 对数字设计流程和EDA工具(VCS/DC/PTPX)有一定掌握；\n5. 具备芯片系统控制/功耗仿真/时钟电源设计经验；\n6. 有先进/大型工艺SOC设计经验者优先；\n7. 了解低功耗设计方法学或具备端侧AI芯片功耗优化经验、跨领域（芯片+AI/软件）协作经验者优先。\n1. 负责芯片低功耗方案设计，包括电源域架构/电源管理控制、时钟复位架构、工作模式定义；\n2. 负责场景功耗/漏电/IP子系统功耗仿真分析，关键子系统能效分析；\n3. 负责全系统状态控制/调频调压/底层温控方案设计开发；\n4. 与芯片验证、软件、量产团队协同，支撑EDA/EMU/FPGA验证、功耗优化迭代与回片闭环；与AI算法团队协同，优化端侧AI芯片的能效表现；\n5. 跟踪业界低功耗设计前沿技术（如AI驱动的功耗优化方法学），推动设计方法学持续改进；\n1. 本科及以上学历，微电子/计算机/电子/通信/自动化相关专业；\n2. 7年以上数字电路设计经验；\n3. 能使用Verilog/SystemVerilog进行电路设计；\n4. 对数字设计流程和EDA工具(VCS/DC/PTPX)有一定掌握；\n5. 具备芯片系统控制/功耗仿真/时钟电源设计经验；\n6. 有先进/大型工艺SOC设计经验者优先；\n7. 了解低功耗设计方法学或具备端侧AI芯片功耗优化经验、跨领域（芯片+AI/软件）协作经验者优先。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}