主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "新业务部-DDRC验证专家",
"job_level": "专家",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "上海、深圳、西安",
"work_mode": "未披露",AI生成
"job_category": "未披露"AI生成
},
"company": {
"company_name": "小米集团",
"company_industry": "消费电子 / 智能制造 / 物联网",
"company_size": "10000人以上",
"company_website": "xiaomi.com",
"company_description": "小米是一家消费电子和智能制造企业，以智能手机、智能硬件和物联网平台为核心。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "未披露",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1、负责DDRC从模块级到子系统级的设计规格充分验证；\n2、负责DDRC性能仿真，满足业务高带宽低延迟需求；\n3、搭建并维护UVM可重用验证平台，包括driver/monitor/reference model/checker，收集功能覆盖率，保证验证质量；\n4、与架构师、软件团队配合，对DDR子系统性能和功耗优化的持续探索；",
"requirements_text": "1、有丰富的IP验证经验，熟悉uvm验证方法学，熟练使用System Verilog进行组件建模；\n2、熟悉DDR命令调度，优先级，性能调优策略；\n3、熟练掌握Perl/Python等脚本语言进行效率提升；\n4、工作认真负责，追求一次性把事情做对，有较强的沟通能力与团队组织能力。",
"skills": [AI生成
"Python",
"Verilog",
"性能调优",
"沟通能力",
"建模"
],
"preferred_qualifications": "2、熟悉DDR命令调度，优先级，性能调优策略",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7199458828747063405/detail"
}
]
},
"posting": {
"posting_id": "7199458828747063405",
"post_date": "2023-02-13",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7199458828747063405/detail"
},
"fulltext": "新业务部-DDRC验证专家\n职位描述\n1、负责DDRC从模块级到子系统级的设计规格充分验证；\n2、负责DDRC性能仿真，满足业务高带宽低延迟需求；\n3、搭建并维护UVM可重用验证平台，包括driver/monitor/reference model/checker，收集功能覆盖率，保证验证质量；\n4、与架构师、软件团队配合，对DDR子系统性能和功耗优化的持续探索；\n\n职位要求\n1、有丰富的IP验证经验，熟悉uvm验证方法学，熟练使用System Verilog进行组件建模；\n2、熟悉DDR命令调度，优先级，性能调优策略；\n3、熟练掌握Perl/Python等脚本语言进行效率提升；\n4、工作认真负责，追求一次性把事情做对，有较强的沟通能力与团队组织能力。\n1、负责DDRC从模块级到子系统级的设计规格充分验证；\n2、负责DDRC性能仿真，满足业务高带宽低延迟需求；\n3、搭建并维护UVM可重用验证平台，包括driver/monitor/reference model/checker，收集功能覆盖率，保证验证质量；\n4、与架构师、软件团队配合，对DDR子系统性能和功耗优化的持续探索；\n1、有丰富的IP验证经验，熟悉uvm验证方法学，熟练使用System Verilog进行组件建模；\n2、熟悉DDR命令调度，优先级，性能调优策略；\n3、熟练掌握Perl/Python等脚本语言进行效率提升；\n4、工作认真负责，追求一次性把事情做对，有较强的沟通能力与团队组织能力。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}