主分类：芯片设计与验证
辅助：AI训练推理与计算优化（仅展示）
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "高级基带工程师",
"job_level": "高级",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "深圳",
"work_mode": "未披露",AI生成
"job_category": "未披露"AI生成
},
"company": {
"company_name": "小米集团",
"company_industry": "消费电子 / 智能制造 / 物联网",
"company_size": "10000人以上",
"company_website": "xiaomi.com",
"company_description": "小米是一家消费电子和智能制造企业，以智能手机、智能硬件和物联网平台为核心。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 5,
"degree": "- 硕士及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.负责AI加速芯片技术方案架构设计和性能优化，包括基于3D封装的NPU+DRAM的方案以及PIM和HBF等方案；\n2.负责芯片微架构评估与选型，输出技术可行性分析和Benchmark报告，与算法团队协同，完成模型量化（INT4/INT8）、稀疏化等部署适配；\n3.负责AI加速芯片与手机端侧大模型团队进行端侧模型适配调优，算力能效提升等核心技术攻坚；设计面向大模型推理的硬件加速方案，包括算子映射、数据流优化、内存带宽管理；\n4.负责大模型在手机端侧的推理性能优化，实现低延迟、低功耗部署，针对特定硬件平台（骁龙/天玑/自研芯片）进行算子级深度优化；\n5.跟踪业界AI芯片技术演进（高通HTP、联发科APU、自研NPU），制定技术路线图；构建端侧推理性能评测体系，输出性能调优报告；",
"requirements_text": "- 硕士及以上学历，计算机体系结构/微电子/集成电路相关专业\n- 5年以上AI芯片或SoC设计经验，熟悉NPU/GPU/DSP微架构\n- 精通至少一种硬件描述语言（Verilog/SystemVerilog）或AI编译器框架（TVM/MLIR）\n- 熟悉主流端侧AI推理框架（SNPE、QNN、MNN、TFLite）\n- 有Transformer/LLM模型硬件加速经验者优先\n- 有流片经验或芯片公司背景优先",
"skills": [AI生成
"Verilog",
"SystemVerilog"
],
"preferred_qualifications": "有Transformer/LLM模型硬件加速经验者优先；有流片经验或芯片公司背景优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7670813273545853226/detail"
}
]
},
"posting": {
"posting_id": "7670813273545853226",
"post_date": "2026-08-06",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://xiaomi.jobs.f.mioffice.cn/index/m/position/7670813273545853226/detail"
},
"fulltext": "高级基带工程师\n职位描述\n1.负责AI加速芯片技术方案架构设计和性能优化，包括基于3D封装的NPU+DRAM的方案以及PIM和HBF等方案；\n2.负责芯片微架构评估与选型，输出技术可行性分析和Benchmark报告，与算法团队协同，完成模型量化（INT4/INT8）、稀疏化等部署适配；\n3.负责AI加速芯片与手机端侧大模型团队进行端侧模型适配调优，算力能效提升等核心技术攻坚；设计面向大模型推理的硬件加速方案，包括算子映射、数据流优化、内存带宽管理；\n4.负责大模型在手机端侧的推理性能优化，实现低延迟、低功耗部署，针对特定硬件平台（骁龙/天玑/自研芯片）进行算子级深度优化；\n5.跟踪业界AI芯片技术演进（高通HTP、联发科APU、自研NPU），制定技术路线图；构建端侧推理性能评测体系，输出性能调优报告；\n\n职位要求\n- 硕士及以上学历，计算机体系结构/微电子/集成电路相关专业\n- 5年以上AI芯片或SoC设计经验，熟悉NPU/GPU/DSP微架构\n- 精通至少一种硬件描述语言（Verilog/SystemVerilog）或AI编译器框架（TVM/MLIR）\n- 熟悉主流端侧AI推理框架（SNPE、QNN、MNN、TFLite）\n- 有Transformer/LLM模型硬件加速经验者优先\n- 有流片经验或芯片公司背景优先\n1.负责AI加速芯片技术方案架构设计和性能优化，包括基于3D封装的NPU+DRAM的方案以及PIM和HBF等方案；\n2.负责芯片微架构评估与选型，输出技术可行性分析和Benchmark报告，与算法团队协同，完成模型量化（INT4/INT8）、稀疏化等部署适配；\n3.负责AI加速芯片与手机端侧大模型团队进行端侧模型适配调优，算力能效提升等核心技术攻坚；设计面向大模型推理的硬件加速方案，包括算子映射、数据流优化、内存带宽管理；\n4.负责大模型在手机端侧的推理性能优化，实现低延迟、低功耗部署，针对特定硬件平台（骁龙/天玑/自研芯片）进行算子级深度优化；\n5.跟踪业界AI芯片技术演进（高通HTP、联发科APU、自研NPU），制定技术路线图；构建端侧推理性能评测体系，输出性能调优报告；\n- 硕士及以上学历，计算机体系结构/微电子/集成电路相关专业\n- 5年以上AI芯片或SoC设计经验，熟悉NPU/GPU/DSP微架构\n- 精通至少一种硬件描述语言（Verilog/SystemVerilog）或AI编译器框架（TVM/MLIR）\n- 熟悉主流端侧AI推理框架（SNPE、QNN、MNN、TFLite）\n- 有Transformer/LLM模型硬件加速经验者优先\n- 有流片经验或芯片公司背景优先",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [
"T014"
],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}