主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "数字芯片设计工程师",
"job_level": "校招",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "北京、西安、上海",
"work_mode": "未披露",AI生成
"job_category": "硬件研发"AI生成
},
"company": {
"company_name": "小米集团",
"company_industry": "消费电子 / 智能制造 / 物联网",
"company_size": "10000人以上",
"company_website": "xiaomi.com",
"company_description": "小米是一家消费电子和智能制造企业，以智能手机、智能硬件和物联网平台为核心。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "硕士及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.负责IP级.SoC级架构设计和RTL实现工作；\r\n2.优化模块和系统PPA；\r\n3.配合芯片验证工作，满足准出要求；\r\n4.参与芯片综合，并配合芯片后端实现工作；\r\n5.配合FPGA测试.系统联调.芯片扳级测试等工作。",
"requirements_text": "1.微电子/通信/计算机/自动化等相关专业，硕士及以上学历；\r\n2.精通Verilog/VHDL设计语言；\r\n3.有实际FPGA/ASIC经验优先，有脚本能力者优先；\r\n4.有相关综合，DFT及STA时序分析经验者优先；\r\n5.良好的团队合作意识和沟通能力。",
"skills": [AI生成
"Verilog",
"FPGA",
"团队协作",
"沟通能力"
],
"preferred_qualifications": "3.有实际FPGA/ASIC经验优先，有脚本能力者优先；4.有相关综合，DFT及STA时序分析经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://xiaomi.jobs.f.mioffice.cn/campus/m/position/7670905317728012570/detail"
}
]
},
"posting": {
"posting_id": "7670905317728012570",
"post_date": "2026-08-06",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://xiaomi.jobs.f.mioffice.cn/campus/m/position/7670905317728012570/detail"
},
"fulltext": "数字芯片设计工程师\n职位描述\n1.负责IP级.SoC级架构设计和RTL实现工作；\r\n2.优化模块和系统PPA；\r\n3.配合芯片验证工作，满足准出要求；\r\n4.参与芯片综合，并配合芯片后端实现工作；\r\n5.配合FPGA测试.系统联调.芯片扳级测试等工作。\n\n职位要求\n1.微电子/通信/计算机/自动化等相关专业，硕士及以上学历；\r\n2.精通Verilog/VHDL设计语言；\r\n3.有实际FPGA/ASIC经验优先，有脚本能力者优先；\r\n4.有相关综合，DFT及STA时序分析经验者优先；\r\n5.良好的团队合作意识和沟通能力。\n1.负责IP级.SoC级架构设计和RTL实现工作；\r\n2.优化模块和系统PPA；\r\n3.配合芯片验证工作，满足准出要求；\r\n4.参与芯片综合，并配合芯片后端实现工作；\r\n5.配合FPGA测试.系统联调.芯片扳级测试等工作。\n1.微电子/通信/计算机/自动化等相关专业，硕士及以上学历；\r\n2.精通Verilog/VHDL设计语言；\r\n3.有实际FPGA/ASIC经验优先，有脚本能力者优先；\r\n4.有相关综合，DFT及STA时序分析经验者优先；\r\n5.良好的团队合作意识和沟通能力。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}