主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "芯片设计工程师",
"job_level": "校招",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "深圳",
"work_mode": "未披露",AI生成
"job_category": "硬件研发"AI生成
},
"company": {
"company_name": "小米集团",
"company_industry": "消费电子 / 智能制造 / 物联网",
"company_size": "10000人以上",
"company_website": "xiaomi.com",
"company_description": "小米是一家消费电子和智能制造企业，以智能手机、智能硬件和物联网平台为核心。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "硕士研究生及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1.负责数模芯片的前端设计，包括RTL编码、综合、时序收敛等；\n2.进行数字电路的仿真验证，确保功能正确性与时序要求；\n3.协同后端团队完成物理实现，参与布局布线审查；\n4.支持芯片量产测试，制定测试方案并分析测试数据；\n5.研究先进工艺下的数字设计方法学，推动设计流程优化。",
"requirements_text": "1、硕士研究生及以上学历，专业背景包括微电子、集成电路设计、电子工程、计算机等相关领域。\n2、具有数字芯片设计经验，熟悉Verilog/SystemVerilog RTL编码。\n3、掌握Synopsys Cadence等EDA工具的使用。\n4、了解CMOS工艺基础、时序分析与功耗优化方法。\n5、具有芯片设计实习或流片经验者优先。\n6、有良好的沟通能力、分析问题能力以及团队合作意识。",
"skills": [AI生成
"Verilog",
"SystemVerilog",
"电路设计",
"芯片设计",
"团队协作",
"沟通能力"
],
"preferred_qualifications": "5、具有芯片设计实习或流片经验者优先",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://xiaomi.jobs.f.mioffice.cn/campus/m/position/7671129001520384319/detail"
}
]
},
"posting": {
"posting_id": "7671129001520384319",
"post_date": "2026-08-07",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://xiaomi.jobs.f.mioffice.cn/campus/m/position/7671129001520384319/detail"
},
"fulltext": "芯片设计工程师\n职位描述\n1.负责数模芯片的前端设计，包括RTL编码、综合、时序收敛等；\n2.进行数字电路的仿真验证，确保功能正确性与时序要求；\n3.协同后端团队完成物理实现，参与布局布线审查；\n4.支持芯片量产测试，制定测试方案并分析测试数据；\n5.研究先进工艺下的数字设计方法学，推动设计流程优化。\n\n职位要求\n1、硕士研究生及以上学历，专业背景包括微电子、集成电路设计、电子工程、计算机等相关领域。\n2、具有数字芯片设计经验，熟悉Verilog/SystemVerilog RTL编码。\n3、掌握Synopsys Cadence等EDA工具的使用。\n4、了解CMOS工艺基础、时序分析与功耗优化方法。\n5、具有芯片设计实习或流片经验者优先。\n6、有良好的沟通能力、分析问题能力以及团队合作意识。\n1.负责数模芯片的前端设计，包括RTL编码、综合、时序收敛等；\n2.进行数字电路的仿真验证，确保功能正确性与时序要求；\n3.协同后端团队完成物理实现，参与布局布线审查；\n4.支持芯片量产测试，制定测试方案并分析测试数据；\n5.研究先进工艺下的数字设计方法学，推动设计流程优化。\n1、硕士研究生及以上学历，专业背景包括微电子、集成电路设计、电子工程、计算机等相关领域。\n2、具有数字芯片设计经验，熟悉Verilog/SystemVerilog RTL编码。\n3、掌握Synopsys Cadence等EDA工具的使用。\n4、了解CMOS工艺基础、时序分析与功耗优化方法。\n5、具有芯片设计实习或流片经验者优先。\n6、有良好的沟通能力、分析问题能力以及团队合作意识。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}