主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "芯片架构建模及性能分析工程师-AI芯片",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "北京",
"work_mode": "未披露",AI生成
"job_category": "硬件"AI生成
},
"company": {
"company_name": "字节跳动",
"company_industry": "互联网 / 数字内容 / 电商",
"company_size": "10000人以上",
"company_website": "bytedance.com",
"company_description": "字节跳动提供内容创作、信息分发、电商和协作产品，旗下产品包括抖音、今日头条、TikTok和飞书。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": "",
"degree": "未披露",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1、负责AI芯片架构的探索与建模；\n2、负责不同业务场景下的AI芯片架构及微架构的性能分析；\n3、进行IP模型测试、RTL校准、性能分析，找出和优化IP微架构的性能瓶颈。",
"requirements_text": "1、熟练掌握C++/SystemC，熟悉AI Core、Noc、DMA、Memory等硬件IP规格和内部实现；\n2、熟悉计算机体系结构，对典型的AI硬件加速器架构有一定了解。\n\n加分项：\n1、有性能建模或参考模型开发经验，熟练掌握C++、SystemVerilog等语言；\n2、有SystemC/Gem5等仿真工具的开发经验；\n3、做过RTL验证或模块设计，IC或FPGA背景均可。",
"skills": [AI生成
"C++",
"SystemVerilog",
"FPGA",
"建模"
],
"preferred_qualifications": "加分项：",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://jobs.bytedance.com/experienced/position/7470503633030809864/detail"
}
]
},
"posting": {
"posting_id": "7470503633030809864",
"post_date": "2025-02-12",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://jobs.bytedance.com/experienced/position/7470503633030809864/detail"
},
"fulltext": "芯片架构建模及性能分析工程师-AI芯片\n职位描述\n1、负责AI芯片架构的探索与建模；\n2、负责不同业务场景下的AI芯片架构及微架构的性能分析；\n3、进行IP模型测试、RTL校准、性能分析，找出和优化IP微架构的性能瓶颈。\n\n职位要求\n1、熟练掌握C++/SystemC，熟悉AI Core、Noc、DMA、Memory等硬件IP规格和内部实现；\n2、熟悉计算机体系结构，对典型的AI硬件加速器架构有一定了解。\n\n加分项：\n1、有性能建模或参考模型开发经验，熟练掌握C++、SystemVerilog等语言；\n2、有SystemC/Gem5等仿真工具的开发经验；\n3、做过RTL验证或模块设计，IC或FPGA背景均可。\n1、负责AI芯片架构的探索与建模；\n2、负责不同业务场景下的AI芯片架构及微架构的性能分析；\n3、进行IP模型测试、RTL校准、性能分析，找出和优化IP微架构的性能瓶颈。\n1、熟练掌握C++/SystemC，熟悉AI Core、Noc、DMA、Memory等硬件IP规格和内部实现；\n2、熟悉计算机体系结构，对典型的AI硬件加速器架构有一定了解。\n\n加分项：\n1、有性能建模或参考模型开发经验，熟练掌握C++、SystemVerilog等语言；\n2、有SystemC/Gem5等仿真工具的开发经验；\n3、做过RTL验证或模块设计，IC或FPGA背景均可。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}