主分类：芯片设计与验证
来源 JD 数据（旧分类保留，当前主分类见上方）
{
"schema_version": "via_ai_product_manager_jobs_v1",
"data_type": "ai_product_manager_jobs",
"job": {
"job_title": "ASIC设计工程师（RDMA方向）-Data",
"job_level": "未披露",AI生成
"work_category": "全职",AI生成
"department": "未披露",
"location": "深圳",
"work_mode": "未披露",AI生成
"job_category": "研发"AI生成
},
"company": {
"company_name": "字节跳动",
"company_industry": "互联网 / 数字内容 / 电商",
"company_size": "10000人以上",
"company_website": "bytedance.com",
"company_description": "字节跳动提供内容创作、信息分发、电商和协作产品，旗下产品包括抖音、今日头条、TikTok和飞书。"
},
"compensation": {
"salary_range": {
"min": "",
"max": "",
"currency": "未披露",
"cycle": "未披露"
},
"benefits": "未披露"
},
"requirements": {
"working_years": 2,
"degree": "微电子、计算机等相关专业本科及以上学历",
"language": "未披露",AI生成
"visa_support": "未披露",
"responsibilities": "1、负责数据中心内ASIC芯片的需求分析、方案设计；\n2、负责ASIC微架构设计、RTL开发；\n3、支持ASIC验证和集成。",
"requirements_text": "1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言；\n2、熟悉RDMA协议，在RDMA领域有2年以上的功能或架构设计开发经验；\n3、有软硬件性能调优经验和丰富的上板测试经验；\n4、熟悉计算机体系结构，熟悉MAC、PCIe、AMBA等总线接口协议，熟悉DDR、HBM；\n5、掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。\n\n加分项\n1、有网卡芯片、交换芯片等网络芯片开发、流片经验；\n2、熟悉AI训练的并行策略，熟悉AI硬件加速器架构或者GPU架构；\n3、有高速网络组网经验和线上运维经验，熟悉拥塞控制；\n4、熟悉RDMA内核态用户态驱动，熟悉集合通信软件；\n5、具备RDMA领域预研类经验，熟悉业界最新技术趋势。",
"skills": [AI生成
"Python",
"Verilog",
"性能调优",
"架构设计"
],
"preferred_qualifications": "加分项",
"job_highlights": "未披露"
},
"contact": {
"recruiter_name": "未披露",
"contact_methods": [
{
"type": "apply_link",
"value": "https://jobs.bytedance.com/experienced/position/7472816929540245778/detail"
}
]
},
"posting": {
"posting_id": "7472816929540245778",
"post_date": "2025-02-19",
"hire_time": "未披露",
"update_date": "20260917",
"job_url": "https://jobs.bytedance.com/experienced/position/7472816929540245778/detail"
},
"fulltext": "ASIC设计工程师（RDMA方向）-Data\n职位描述\n1、负责数据中心内ASIC芯片的需求分析、方案设计；\n2、负责ASIC微架构设计、RTL开发；\n3、支持ASIC验证和集成。\n\n职位要求\n1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言；\n2、熟悉RDMA协议，在RDMA领域有2年以上的功能或架构设计开发经验；\n3、有软硬件性能调优经验和丰富的上板测试经验；\n4、熟悉计算机体系结构，熟悉MAC、PCIe、AMBA等总线接口协议，熟悉DDR、HBM；\n5、掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。\n\n加分项\n1、有网卡芯片、交换芯片等网络芯片开发、流片经验；\n2、熟悉AI训练的并行策略，熟悉AI硬件加速器架构或者GPU架构；\n3、有高速网络组网经验和线上运维经验，熟悉拥塞控制；\n4、熟悉RDMA内核态用户态驱动，熟悉集合通信软件；\n5、具备RDMA领域预研类经验，熟悉业界最新技术趋势。\n1、负责数据中心内ASIC芯片的需求分析、方案设计；\n2、负责ASIC微架构设计、RTL开发；\n3、支持ASIC验证和集成。\n1、微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言；\n2、熟悉RDMA协议，在RDMA领域有2年以上的功能或架构设计开发经验；\n3、有软硬件性能调优经验和丰富的上板测试经验；\n4、熟悉计算机体系结构，熟悉MAC、PCIe、AMBA等总线接口协议，熟悉DDR、HBM；\n5、掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。\n\n加分项\n1、有网卡芯片、交换芯片等网络芯片开发、流片经验；\n2、熟悉AI训练的并行策略，熟悉AI硬件加速器架构或者GPU架构；\n3、有高速网络组网经验和线上运维经验，熟悉拥塞控制；\n4、熟悉RDMA内核态用户态驱动，熟悉集合通信软件；\n5、具备RDMA领域预研类经验，熟悉业界最新技术趋势。",
"standard_classification": {
"std_category_code": "T024",
"std_aux_codes": [],
"std_category_status": null,
"std_taxonomy_version": "20261104"
}
}