简历初筛
#1180
记录详情
1-6acd87c1-15693a-1c4eae574fd8
success
2026-10-13 09:27:30
2026-10-13 01:25:42
ID
id
1180
请求 ID
request_id
1-6acd87c1-15693a-1c4eae574fd8
提取时间
extracted_at
2026-10-13 01:25:42
source_bucket
source_bucket
langbowei-static
源对象
source_object
parsed/resumes/1-6acd87c1-15693a-1c4eae574fd8__widget_1704704635359_merged.png.parsed.json
对象大小
object_size
9277
event_name
event_name
ObjectCreated:PutObject
event_time
event_time
2026-10-13T01:25:40.000Z
etag
etag
10B7FDF75A4865A8389216416AA213F5
model
model
qwen3.8-flash
文本长度
text_length
4989
jd_text
jd_text
招聘岗位名称:FPGA工程师-深圳
岗位类型:全职
招聘类型:社招
工作地点:深圳-源政创业大厦
工作年限:3-5年
期望薪资范围:22-30K
适用工作安排:大小周(早9晚9)
招聘人数:2
招聘紧急程度:普通
期望到岗日期:2026-07-31
岗位JD:关于朗伯威LAMBERV
高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业 朗伯威中国官网:www.lamberv.com
任职要求:
1、统招本科以上学历,3年以上图像处理/信号处理算法FPGA开发经验;
2、熟练的掌握掌握Verilog语言;
3、有高速信号调试经验,熟悉MIPI,PCIE,USB等接口;熟悉LVDS;
4、具有大规模电路逻辑设计经验和调试经验,能够解决复杂的时序问题;
5、具备数量阅读英文文档的能力;
6、能接受研发攻关期加班和一定的工作压力。
岗位职责:
1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证;
2、负责FPGA逻辑的设计、开发、调试以及维护等工作;
3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证;
4、负责FPGA相关文档的撰写和整理。
公司福利
1、办公室咖啡、小零食每日无限量供应;
2、核心团队来自清华大学,公司业务高速健康增长,产品研发采用前沿技术路线,提供有竞争力的职业晋升机会。
3、团队扁平化管理,成员年轻化,只要敢拼敢干,空间不设限;
筛选标准:图像。LVDS
r1_json
r1_json
JSON
{
"r1_score": 48,
"core_skill_score": 26,
"project_score": 9,
"industry_transfer_sc": 8,
"info_integrity_score": 5,
"reason": "第一轮筛选:48\/65\n\n维度1“技术”:35\/46\n加分「+26分:FPGA全流程、Verilog、LVDS、时序收敛、软硬联调」\n加分「+9分:独立Zynq板卡、CPRI\/Aurora、动态重构、核心模块成果」\n扣分「-0分:未见明确负面证据,图像\/部分接口缺失只记待验证」\n待验证「0分:图像算法硬件落地、MIPI\/PCIe\/USB、英文文档\/文档撰写」\n\n维度2“其他”:13\/19\n加分「+8分:通信信号处理、高速串行接口、FPGA能力模型与JD核心相近」\n加分「+5分:学历、时间线、地点与经验年限基本完整」\n扣分「-0分:不做强行业否定」\n待验证「0分:工业相机\/视觉传感器业务场景匹配度」\n\n待验证项:\n- 核心技术:图像算法硬件实现、超高分辨率智能工业相机\/计算成像传感产品经验、MIPI\/PCIe\/USB接口、英文技术文档与FPGA文档撰写证据\n- 项目成果:部分成果有技术描述但缺少量化指标(吞吐率、资源占用、时序裕量、验证结果)\n- 行业迁移:候选人主要来自军工通信\/电台\/自组网场景,技术栈相近但业务场景需第二轮核实\n- 信息完整度:简历中水下蓝绿激光项目经历重复出现;存在“掌握掌握”笔误,不影响关键字段完整性\n\n冲突项:\n- 时间线:未发现关键时间线矛盾\n- 简历质量:项目经历重复为轻微排版\/一致性问题,已在待验证中说明"
}
r2_json
r2_json
JSON
{
"r2_score": 18,
"scene_score": 7,
"seniority_score": 8,
"company_score": 0,
"edu_score": 3,
"edu_school_tag": "硕士(南京理工大学·待验证)",
"ind_rel_tag": "不相关",
"industry_job_tag": "待验证",
"industry_tag": "不在关注企业名单内",
"matched_company": "无",
"salary_tag": "unknown",
"reason_r2": "维度1 7\/16:非工业视觉→维度2 8\/9:3.5年达标→维度3 0\/7:业务无相近→维度4 3\/3:211硕士→待验证:岗位场景卡场景标签未填写;企业白名单未检索到;期望薪资面议,预算未配置,待HR核实→薪资:unknown"
}
r3_json
r3_json
JSON
{
"reason_r3": "备选。节奏匹配(上一份未识别,未表态);职业稳定性(稳定·最近41个月);简历呈现(清晰完整);工作地点(接受深圳);到岗时间(未写到岗)。建议电话验证图像场景与到岗。",
"status": "备选",
"risk": "图像视觉经验待确认;到岗与大小周待确认",
"highlight": "3.5年FPGA;时序收敛;LVDS;Verilog;Zynq PS+PL",
"suggestion": "电话验证图像\/视觉算法FPGA经验、可接受大小周与到岗时间。"
}
extracted_json
extracted_json
JSON
{
"r1": {
"status": "success",
"data": {
"r1_score": 48,
"core_skill_score": 26,
"project_score": 9,
"industry_transfer_sc": 8,
"info_integrity_score": 5,
"reason": "第一轮筛选:48\/65\n\n维度1“技术”:35\/46\n加分「+26分:FPGA全流程、Verilog、LVDS、时序收敛、软硬联调」\n加分「+9分:独立Zynq板卡、CPRI\/Aurora、动态重构、核心模块成果」\n扣分「-0分:未见明确负面证据,图像\/部分接口缺失只记待验证」\n待验证「0分:图像算法硬件落地、MIPI\/PCIe\/USB、英文文档\/文档撰写」\n\n维度2“其他”:13\/19\n加分「+8分:通信信号处理、高速串行接口、FPGA能力模型与JD核心相近」\n加分「+5分:学历、时间线、地点与经验年限基本完整」\n扣分「-0分:不做强行业否定」\n待验证「0分:工业相机\/视觉传感器业务场景匹配度」\n\n待验证项:\n- 核心技术:图像算法硬件实现、超高分辨率智能工业相机\/计算成像传感产品经验、MIPI\/PCIe\/USB接口、英文技术文档与FPGA文档撰写证据\n- 项目成果:部分成果有技术描述但缺少量化指标(吞吐率、资源占用、时序裕量、验证结果)\n- 行业迁移:候选人主要来自军工通信\/电台\/自组网场景,技术栈相近但业务场景需第二轮核实\n- 信息完整度:简历中水下蓝绿激光项目经历重复出现;存在“掌握掌握”笔误,不影响关键字段完整性\n\n冲突项:\n- 时间线:未发现关键时间线矛盾\n- 简历质量:项目经历重复为轻微排版\/一致性问题,已在待验证中说明"
},
"error": null
},
"r2": {
"status": "success",
"data": {
"r2_score": 18,
"scene_score": 7,
"seniority_score": 8,
"company_score": 0,
"edu_score": 3,
"edu_school_tag": "硕士(南京理工大学·待验证)",
"ind_rel_tag": "不相关",
"industry_job_tag": "待验证",
"industry_tag": "不在关注企业名单内",
"matched_company": "无",
"salary_tag": "unknown",
"reason_r2": "维度1 7\/16:非工业视觉→维度2 8\/9:3.5年达标→维度3 0\/7:业务无相近→维度4 3\/3:211硕士→待验证:岗位场景卡场景标签未填写;企业白名单未检索到;期望薪资面议,预算未配置,待HR核实→薪资:unknown"
},
"error": null
},
"r3": {
"status": "success",
"data": {
"reason_r3": "备选。节奏匹配(上一份未识别,未表态);职业稳定性(稳定·最近41个月);简历呈现(清晰完整);工作地点(接受深圳);到岗时间(未写到岗)。建议电话验证图像场景与到岗。",
"status": "备选",
"risk": "图像视觉经验待确认;到岗与大小周待确认",
"highlight": "3.5年FPGA;时序收敛;LVDS;Verilog;Zynq PS+PL",
"suggestion": "电话验证图像\/视觉算法FPGA经验、可接受大小周与到岗时间。"
},
"error": null
}
}
composite_score
composite_score
66
recommended_action
recommended_action
备选
output_key
output_key
structured/parsed/resumes/1-6acd87c1-15693a-1c4eae574fd8__widget_1704704635359_merged.png.parsed.json.screening.json
状态
status
success
error_message
error_message
无数据
raw_event
raw_event
JSON
{
"events": [
{
"eventName": "ObjectCreated:PutObject",
"eventSource": "acs:oss",
"eventTime": "2026-10-13T01:25:40.000Z",
"eventVersion": "1.0",
"oss": {
"bucket": {
"arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
"name": "langbowei-static",
"ownerIdentity": "1748673497100614",
"virtualBucket": ""
},
"object": {
"deltaSize": 9277,
"eTag": "10B7FDF75A4865A8389216416AA213F5",
"key": "parsed\/resumes\/1-6acd87c1-15693a-1c4eae574fd8__widget_1704704635359_merged.png.parsed.json",
"objectMeta": {
"mimeType": "application\/json"
},
"size": 9277
},
"ossSchemaVersion": "1.0",
"ruleId": "2cb79d9565446405b8e3d3770c46f870fc17c5a5"
},
"region": "cn-hangzhou",
"requestParameters": {
"sourceIPAddress": "172.16.0.137"
},
"responseElements": {
"requestId": "6ACD8894C492EF3531A81B5F"
},
"userIdentity": {
"principalId": "300891235492433224"
}
}
]
}
创建时间
created_at
2026-10-13 09:27:30