简历初筛详情

简历初筛 #1186

记录详情

返回列表
请求 ID
1-6acdcf54-154d54-e0602faf2d06
状态
success
创建时间
2026-10-13 14:31:21
提取时间
2026-10-13 06:30:12
ID id
1186
请求 ID request_id
1-6acdcf54-154d54-e0602faf2d06
提取时间 extracted_at
2026-10-13 06:30:12
source_bucket source_bucket
langbowei-static
源对象 source_object
parsed/resumes/1-6acdcf54-154d54-e0602faf2d06__widget_1704704635359_merged.png.parsed.json
对象大小 object_size
9066
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-10-13T06:30:09.000Z
etag etag
6C0360150666B588B24940BDB83B7425
model model
qwen3.8-flash
文本长度 text_length
4826
jd_text jd_text
招聘岗位名称:FPGA工程师-深圳 岗位类型:全职 招聘类型:社招 工作地点:深圳-源政创业大厦 工作年限:3-5年 期望薪资范围:22-30K 适用工作安排:大小周(早9晚9) 招聘人数:2 招聘紧急程度:普通 期望到岗日期:2026-07-31 岗位JD:关于朗伯威LAMBERV 高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业 朗伯威中国官网:www.lamberv.com 任职要求: 1、统招本科以上学历,3年以上图像处理/信号处理算法FPGA开发经验; 2、熟练的掌握掌握Verilog语言; 3、有高速信号调试经验,熟悉MIPI,PCIE,USB等接口;熟悉LVDS; 4、具有大规模电路逻辑设计经验和调试经验,能够解决复杂的时序问题; 5、具备数量阅读英文文档的能力; 6、能接受研发攻关期加班和一定的工作压力。 岗位职责: 1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证; 2、负责FPGA逻辑的设计、开发、调试以及维护等工作; 3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证; 4、负责FPGA相关文档的撰写和整理。 公司福利 1、办公室咖啡、小零食每日无限量供应; 2、核心团队来自清华大学,公司业务高速健康增长,产品研发采用前沿技术路线,提供有竞争力的职业晋升机会。 3、团队扁平化管理,成员年轻化,只要敢拼敢干,空间不设限; 筛选标准:图像。LVDS
r1_json r1_json
JSON
{
    "r1_score": 48,
    "core_skill_score": 25,
    "project_score": 10,
    "industry_transfer_sc": 8,
    "info_integrity_score": 5,
    "reason": "第一轮筛选:48\/65\n\n维度1“技术”:35\/46\n加分「+25分:FPGA开发经验」\n加分「+10分:核心模块成果」\n扣分「-8分:图像算法缺失」\n待验证「0分:英文文档能力」\n\n维度2“其他”:13\/19\n加分「+8分:高速采集相近」\n加分「+5分:时间线清晰」\n待验证「0分:联调文档待证」\n\n待验证项:\n- 核心技能:图像算法待证\n- 核心技能:英文文档待证\n- 核心技能:MIPI\/USB待证\n- 职责证据:软硬件联调待证\n- 职责证据:文档撰写待证\n- 项目业绩:项目Owner待证\n- 行业迁移:工业相机待证\n- 信息完整度:联系方式待证\n\n冲突项:\n- 无明显冲突"
}
r2_json r2_json
JSON
{
    "r2_score": 17,
    "scene_score": 8,
    "seniority_score": 7,
    "company_score": 0,
    "edu_score": 2,
    "edu_school_tag": "本科(电子科技大学成都学院·四年制)",
    "ind_rel_tag": "不相关",
    "industry_job_tag": "待验证",
    "industry_tag": "不在关注企业名单内",
    "matched_company": "无",
    "salary_tag": "unknown",
    "reason_r2": "维度1 8\/16:场景卡待填、非工业视觉→维度2 7\/9:3年FPGA、高速信号→维度3 0\/7:未命中、业务不相近→维度4 2\/3:本科达基准→待验证:岗位场景卡场景标签未填写;企业白名单未命中;候选人期望薪资不低于16K,岗位预算未配置,待HR核实→薪资:unknown"
}
r3_json r3_json
JSON
{
    "reason_r3": "备选。节奏匹配(JD大小周,未表态接受);职业稳定性(职业稳定性人才·最近39个月);简历呈现(清晰完整);工作地点(明确希望深圳);到岗时间(offer后1个月,未说明可延后)。建议电话验证大小周接受度与到岗弹性;合适再邀约面试。",
    "status": "备选",
    "risk": "",
    "highlight": "Verilog熟练;LVDS调试;PCIe高速;时序收敛;FPGA开发",
    "suggestion": "电话验证大小周接受度与到岗弹性;合适再邀约面试。"
}
extracted_json extracted_json
JSON
{
    "r1": {
        "status": "success",
        "data": {
            "r1_score": 48,
            "core_skill_score": 25,
            "project_score": 10,
            "industry_transfer_sc": 8,
            "info_integrity_score": 5,
            "reason": "第一轮筛选:48\/65\n\n维度1“技术”:35\/46\n加分「+25分:FPGA开发经验」\n加分「+10分:核心模块成果」\n扣分「-8分:图像算法缺失」\n待验证「0分:英文文档能力」\n\n维度2“其他”:13\/19\n加分「+8分:高速采集相近」\n加分「+5分:时间线清晰」\n待验证「0分:联调文档待证」\n\n待验证项:\n- 核心技能:图像算法待证\n- 核心技能:英文文档待证\n- 核心技能:MIPI\/USB待证\n- 职责证据:软硬件联调待证\n- 职责证据:文档撰写待证\n- 项目业绩:项目Owner待证\n- 行业迁移:工业相机待证\n- 信息完整度:联系方式待证\n\n冲突项:\n- 无明显冲突"
        },
        "error": null
    },
    "r2": {
        "status": "success",
        "data": {
            "r2_score": 17,
            "scene_score": 8,
            "seniority_score": 7,
            "company_score": 0,
            "edu_score": 2,
            "edu_school_tag": "本科(电子科技大学成都学院·四年制)",
            "ind_rel_tag": "不相关",
            "industry_job_tag": "待验证",
            "industry_tag": "不在关注企业名单内",
            "matched_company": "无",
            "salary_tag": "unknown",
            "reason_r2": "维度1 8\/16:场景卡待填、非工业视觉→维度2 7\/9:3年FPGA、高速信号→维度3 0\/7:未命中、业务不相近→维度4 2\/3:本科达基准→待验证:岗位场景卡场景标签未填写;企业白名单未命中;候选人期望薪资不低于16K,岗位预算未配置,待HR核实→薪资:unknown"
        },
        "error": null
    },
    "r3": {
        "status": "success",
        "data": {
            "reason_r3": "备选。节奏匹配(JD大小周,未表态接受);职业稳定性(职业稳定性人才·最近39个月);简历呈现(清晰完整);工作地点(明确希望深圳);到岗时间(offer后1个月,未说明可延后)。建议电话验证大小周接受度与到岗弹性;合适再邀约面试。",
            "status": "备选",
            "risk": "",
            "highlight": "Verilog熟练;LVDS调试;PCIe高速;时序收敛;FPGA开发",
            "suggestion": "电话验证大小周接受度与到岗弹性;合适再邀约面试。"
        },
        "error": null
    }
}
composite_score composite_score
65
recommended_action recommended_action
备选
output_key output_key
structured/parsed/resumes/1-6acdcf54-154d54-e0602faf2d06__widget_1704704635359_merged.png.parsed.json.screening.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-10-13T06:30:09.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 9066,
                    "eTag": "6C0360150666B588B24940BDB83B7425",
                    "key": "parsed\/resumes\/1-6acdcf54-154d54-e0602faf2d06__widget_1704704635359_merged.png.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 9066
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "2cb79d9565446405b8e3d3770c46f870fc17c5a5"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.122"
            },
            "responseElements": {
                "requestId": "6ACDCFF17165D33631937450"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}
创建时间 created_at
2026-10-13 14:31:21