简历初筛详情

ID id

1189

请求 ID request_id

1-6acde354-15693a-18fea1a3c92f

提取时间 extracted_at

2026-10-13 07:54:50

source_bucket source_bucket

langbowei-static

源对象 source_object

parsed/resumes/1-6acde354-15693a-18fea1a3c92f__widget_1704704635359_0.pdf.parsed.json

对象大小 object_size

8214

event_name event_name

ObjectCreated:PutObject

event_time event_time

2026-10-13T07:54:48.000Z

etag etag

FE4F55B969D510ACA430678AF8A687CF

model model

qwen3.8-flash

文本长度 text_length

4736

jd_text jd_text

招聘岗位名称：FPGA工程师-深圳岗位类型：全职招聘类型：社招工作地点：深圳-源政创业大厦工作年限：3-5年期望薪资范围：22-30K 适用工作安排：大小周(早9晚9) 招聘人数：2 招聘紧急程度：普通期望到岗日期：2026-07-31 岗位JD：关于朗伯威LAMBERV 高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业朗伯威中国官网：www.lamberv.com 任职要求： 1、统招本科以上学历，3年以上图像处理/信号处理算法FPGA开发经验； 2、熟练的掌握掌握Verilog语言； 3、有高速信号调试经验，熟悉MIPI，PCIE，USB等接口；熟悉LVDS； 4、具有大规模电路逻辑设计经验和调试经验，能够解决复杂的时序问题； 5、具备数量阅读英文文档的能力； 6、能接受研发攻关期加班和一定的工作压力。岗位职责： 1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证； 2、负责FPGA逻辑的设计、开发、调试以及维护等工作； 3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证； 4、负责FPGA相关文档的撰写和整理。公司福利 1、办公室咖啡、小零食每日无限量供应； 2、核心团队来自清华大学，公司业务高速健康增长，产品研发采用前沿技术路线，提供有竞争力的职业晋升机会。 3、团队扁平化管理，成员年轻化，只要敢拼敢干，空间不设限；筛选标准：图像。LVDS

r1_json r1_json

JSON

{
    "r1_score": 53,
    "core_skill_score": 27,
    "project_score": 9,
    "industry_transfer_sc": 12,
    "info_integrity_score": 5,
    "reason": "第一轮筛选：53\/65\n\n维度1“技术”：36\/46\n加分「+13分：FPGA开发」\n加分「+8分：图像处理」\n加分「+7分：信号算法」\n加分「+4分：高速调试」\n加分「+4分：项目成果」\n扣分「0分：无扣分项」\n待验证「0分：LVDS证据」\n待验证「0分：MIPI证据」\n待验证「0分：PCIE证据」\n待验证「0分：大规模时序」\n\n维度2“其他”：17\/19\n加分「+12分：机器视觉」\n加分「+5分：时间线清」\n扣分「0分：无扣分项」\n待验证「0分：英文文档」\n待验证「0分：文档撰写」\n\n待验证项：\n- 技术：LVDS\n- 技术：MIPI\n- 技术：PCIE\n- 技术：USB\n- 技术：大规模时序\n- 行业：高端相机场景\n- 项目：Owner证据\n- 简历质量：乱码错位\n\n冲突项：\n- 无明显冲突\n- 简历质量：文字错位\n\n分流结论：≥39，基础能力通过，进入第二轮企业偏好验证。"
}

r2_json r2_json

JSON

{
    "r2_score": 18,
    "scene_score": 8,
    "seniority_score": 5,
    "company_score": 3,
    "edu_score": 2,
    "edu_school_tag": "本科（武昌理工·待验证）",
    "ind_rel_tag": "相关",
    "industry_job_tag": "FPGA开发",
    "industry_tag": "不在关注企业名单内",
    "matched_company": "无",
    "salary_tag": "unknown",
    "reason_r2": "维度1 8\/16：场景标签未填写→线激光测量仪相近→维度2 5\/9：0.2-16年→14年无管理→维度3 3\/7：白名单未命中→机器视觉相近→维度4 2\/3：本科武昌理工→待验证：岗位场景卡场景标签未填写，白名单未命中，学校待验证→薪资：unknown"
}

r3_json r3_json

JSON

{
    "reason_r3": "备选。节奏匹配（未表态接受大小周）；职业稳定性（职业稳定·最近128个月）；简历呈现（清晰，少量乱码）；工作地点（期望深圳同城）；到岗时间（未写到岗时间）。电话验证核心信息后邀约面试。",
    "status": "备选",
    "risk": "无明确风险点",
    "highlight": "图像FPGA；AXI DMA；CMOS；Verilog；深圳",
    "suggestion": "电话验证核心信息后邀约面试。"
}

extracted_json extracted_json

JSON

{
    "r1": {
        "status": "success",
        "data": {
            "r1_score": 53,
            "core_skill_score": 27,
            "project_score": 9,
            "industry_transfer_sc": 12,
            "info_integrity_score": 5,
            "reason": "第一轮筛选：53\/65\n\n维度1“技术”：36\/46\n加分「+13分：FPGA开发」\n加分「+8分：图像处理」\n加分「+7分：信号算法」\n加分「+4分：高速调试」\n加分「+4分：项目成果」\n扣分「0分：无扣分项」\n待验证「0分：LVDS证据」\n待验证「0分：MIPI证据」\n待验证「0分：PCIE证据」\n待验证「0分：大规模时序」\n\n维度2“其他”：17\/19\n加分「+12分：机器视觉」\n加分「+5分：时间线清」\n扣分「0分：无扣分项」\n待验证「0分：英文文档」\n待验证「0分：文档撰写」\n\n待验证项：\n- 技术：LVDS\n- 技术：MIPI\n- 技术：PCIE\n- 技术：USB\n- 技术：大规模时序\n- 行业：高端相机场景\n- 项目：Owner证据\n- 简历质量：乱码错位\n\n冲突项：\n- 无明显冲突\n- 简历质量：文字错位\n\n分流结论：≥39，基础能力通过，进入第二轮企业偏好验证。"
        },
        "error": null
    },
    "r2": {
        "status": "success",
        "data": {
            "r2_score": 18,
            "scene_score": 8,
            "seniority_score": 5,
            "company_score": 3,
            "edu_score": 2,
            "edu_school_tag": "本科（武昌理工·待验证）",
            "ind_rel_tag": "相关",
            "industry_job_tag": "FPGA开发",
            "industry_tag": "不在关注企业名单内",
            "matched_company": "无",
            "salary_tag": "unknown",
            "reason_r2": "维度1 8\/16：场景标签未填写→线激光测量仪相近→维度2 5\/9：0.2-16年→14年无管理→维度3 3\/7：白名单未命中→机器视觉相近→维度4 2\/3：本科武昌理工→待验证：岗位场景卡场景标签未填写，白名单未命中，学校待验证→薪资：unknown"
        },
        "error": null
    },
    "r3": {
        "status": "success",
        "data": {
            "reason_r3": "备选。节奏匹配（未表态接受大小周）；职业稳定性（职业稳定·最近128个月）；简历呈现（清晰，少量乱码）；工作地点（期望深圳同城）；到岗时间（未写到岗时间）。电话验证核心信息后邀约面试。",
            "status": "备选",
            "risk": "无明确风险点",
            "highlight": "图像FPGA；AXI DMA；CMOS；Verilog；深圳",
            "suggestion": "电话验证核心信息后邀约面试。"
        },
        "error": null
    }
}

composite_score composite_score

71

recommended_action recommended_action

备选

output_key output_key

structured/parsed/resumes/1-6acde354-15693a-18fea1a3c92f__widget_1704704635359_0.pdf.parsed.json.screening.json

状态 status

success

error_message error_message

无数据

raw_event raw_event

JSON

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-10-13T07:54:48.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 8214,
                    "eTag": "FE4F55B969D510ACA430678AF8A687CF",
                    "key": "parsed\/resumes\/1-6acde354-15693a-18fea1a3c92f__widget_1704704635359_0.pdf.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 8214
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "2cb79d9565446405b8e3d3770c46f870fc17c5a5"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.126"
            },
            "responseElements": {
                "requestId": "6ACDE3C81FECCA3933DB0203"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}

创建时间 created_at

2026-10-13 15:56:29

记录详情