简历初筛
#1204
记录详情
1-6acf447a-15694b-36c068744215
success
2026-10-14 17:03:35
2026-10-14 09:01:25
ID
id
1204
请求 ID
request_id
1-6acf447a-15694b-36c068744215
提取时间
extracted_at
2026-10-14 09:01:25
source_bucket
source_bucket
langbowei-static
源对象
source_object
parsed/resumes/1-6acf447a-15694b-36c068744215__widget_1704704635359_0.pdf.parsed.json
对象大小
object_size
7014
event_name
event_name
ObjectCreated:PutObject
event_time
event_time
2026-10-14T09:01:23.000Z
etag
etag
A2254DB5C0C233AD1469E4B35552AF3F
model
model
qwen3.8-flash
文本长度
text_length
3586
jd_text
jd_text
招聘岗位名称:FPGA工程师-深圳
岗位类型:全职
招聘类型:社招
工作地点:深圳-源政创业大厦
工作年限:3-5年
期望薪资范围:22-30K
适用工作安排:大小周(早9晚9)
招聘人数:2
招聘紧急程度:普通
期望到岗日期:2026-07-31
岗位JD:关于朗伯威LAMBERV
高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业 朗伯威中国官网:www.lamberv.com
任职要求:
1、统招本科以上学历,3年以上图像处理/信号处理算法FPGA开发经验;
2、熟练的掌握掌握Verilog语言;
3、有高速信号调试经验,熟悉MIPI,PCIE,USB等接口;熟悉LVDS;
4、具有大规模电路逻辑设计经验和调试经验,能够解决复杂的时序问题;
5、具备数量阅读英文文档的能力;
6、能接受研发攻关期加班和一定的工作压力。
岗位职责:
1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证;
2、负责FPGA逻辑的设计、开发、调试以及维护等工作;
3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证;
4、负责FPGA相关文档的撰写和整理。
公司福利
1、办公室咖啡、小零食每日无限量供应;
2、核心团队来自清华大学,公司业务高速健康增长,产品研发采用前沿技术路线,提供有竞争力的职业晋升机会。
3、团队扁平化管理,成员年轻化,只要敢拼敢干,空间不设限;
筛选标准:图像。LVDS
r1_json
r1_json
JSON
{
"r1_score": 45,
"core_skill_score": 23,
"project_score": 8,
"industry_transfer_sc": 9,
"info_integrity_score": 5,
"reason": "第一轮筛选:45\/65\n\n维度1“技术”:31\/46 \n加分「+3分:Verilog」 \n加分「+3分:FPGA开发」 \n加分「+2分:高速SerDes」 \n加分「+2分:逻辑板主」 \n加分「+2分:视频处理」 \n扣分「-1分:复杂时序未证」 \n待验证「0分:MIPI接口」 \n待验证「0分:LVDS接口」 \n待验证「0分:PCIE接口」 \n待验证「0分:USB接口」 \n待验证「0分:图像算法」 \n待验证「0分:英文文档」 \n\n维度2“其他”:14\/19 \n加分「+3分:视频处理」 \n加分「+3分:高速SerDes」 \n加分「+2分:用例1000+」 \n加分「+2分:扫参调参」 \n加分「+2分:时间线清晰」 \n扣分「-1分:工业相机未证」 \n待验证「0分:到岗时间」 \n待验证「0分:加班接受」 \n\n待验证项: \n- 核心技术:MIPI接口 \n- 核心技术:LVDS接口 \n- 核心技术:PCIE接口 \n- 核心技术:USB接口 \n- 核心技术:图像算法 \n- 核心技术:复杂时序 \n- 核心技术:英文文档 \n- 行业场景:工业相机 \n- 岗位匹配:到岗时间 \n- 岗位匹配:加班接受 \n\n冲突项: \n- 无:无明显时间线冲突"
}
r2_json
r2_json
JSON
{
"r2_score": 26,
"scene_score": 8,
"seniority_score": 8,
"company_score": 7,
"edu_score": 3,
"edu_school_tag": "本科(吉林大学·四年制)",
"ind_rel_tag": "相关",
"industry_job_tag": "FPGA开发工程师(场景差异·待验证)",
"industry_tag": "A机器视觉\/光学\/自动化设备",
"matched_company": "卡莱特云科技股份有限公司",
"salary_tag": "unknown",
"reason_r2": "维度1 8\/16:非工业视觉场景→维度2 8\/9:年限区间内→维度3 7\/7:核心白名单→维度4 3\/3:985本科→待验证:岗位场景卡场景标签未填写;落地场景不同:候选人场景视频处理 vs 本公司场景工业检测;曾任职核心白名单公司卡莱特,业务背书强→薪资:unknown"
}
r3_json
r3_json
JSON
{
"reason_r3": "备选。节奏匹配(大小周未明·未表态);职业稳定性(共4段·最近10个月·1段不满24月);简历呈现(清晰完整);工作地点(同城深圳);到岗时间(未写到岗)。建议电话验证稳定性、大小周接受与到岗。",
"status": "备选",
"risk": "短任职·最近10个月;四段经历·1段不满24月",
"highlight": "Verilog熟练;FPGA逻辑;SerDes调试;视频处理模块;深圳同城",
"suggestion": "电话验证:核实最近离职原因、接受大小周与到岗时间;再评估邀约面试。"
}
extracted_json
extracted_json
JSON
{
"r1": {
"status": "success",
"data": {
"r1_score": 45,
"core_skill_score": 23,
"project_score": 8,
"industry_transfer_sc": 9,
"info_integrity_score": 5,
"reason": "第一轮筛选:45\/65\n\n维度1“技术”:31\/46 \n加分「+3分:Verilog」 \n加分「+3分:FPGA开发」 \n加分「+2分:高速SerDes」 \n加分「+2分:逻辑板主」 \n加分「+2分:视频处理」 \n扣分「-1分:复杂时序未证」 \n待验证「0分:MIPI接口」 \n待验证「0分:LVDS接口」 \n待验证「0分:PCIE接口」 \n待验证「0分:USB接口」 \n待验证「0分:图像算法」 \n待验证「0分:英文文档」 \n\n维度2“其他”:14\/19 \n加分「+3分:视频处理」 \n加分「+3分:高速SerDes」 \n加分「+2分:用例1000+」 \n加分「+2分:扫参调参」 \n加分「+2分:时间线清晰」 \n扣分「-1分:工业相机未证」 \n待验证「0分:到岗时间」 \n待验证「0分:加班接受」 \n\n待验证项: \n- 核心技术:MIPI接口 \n- 核心技术:LVDS接口 \n- 核心技术:PCIE接口 \n- 核心技术:USB接口 \n- 核心技术:图像算法 \n- 核心技术:复杂时序 \n- 核心技术:英文文档 \n- 行业场景:工业相机 \n- 岗位匹配:到岗时间 \n- 岗位匹配:加班接受 \n\n冲突项: \n- 无:无明显时间线冲突"
},
"error": null
},
"r2": {
"status": "success",
"data": {
"r2_score": 26,
"scene_score": 8,
"seniority_score": 8,
"company_score": 7,
"edu_score": 3,
"edu_school_tag": "本科(吉林大学·四年制)",
"ind_rel_tag": "相关",
"industry_job_tag": "FPGA开发工程师(场景差异·待验证)",
"industry_tag": "A机器视觉\/光学\/自动化设备",
"matched_company": "卡莱特云科技股份有限公司",
"salary_tag": "unknown",
"reason_r2": "维度1 8\/16:非工业视觉场景→维度2 8\/9:年限区间内→维度3 7\/7:核心白名单→维度4 3\/3:985本科→待验证:岗位场景卡场景标签未填写;落地场景不同:候选人场景视频处理 vs 本公司场景工业检测;曾任职核心白名单公司卡莱特,业务背书强→薪资:unknown"
},
"error": null
},
"r3": {
"status": "success",
"data": {
"reason_r3": "备选。节奏匹配(大小周未明·未表态);职业稳定性(共4段·最近10个月·1段不满24月);简历呈现(清晰完整);工作地点(同城深圳);到岗时间(未写到岗)。建议电话验证稳定性、大小周接受与到岗。",
"status": "备选",
"risk": "短任职·最近10个月;四段经历·1段不满24月",
"highlight": "Verilog熟练;FPGA逻辑;SerDes调试;视频处理模块;深圳同城",
"suggestion": "电话验证:核实最近离职原因、接受大小周与到岗时间;再评估邀约面试。"
},
"error": null
}
}
composite_score
composite_score
71
recommended_action
recommended_action
备选
output_key
output_key
structured/parsed/resumes/1-6acf447a-15694b-36c068744215__widget_1704704635359_0.pdf.parsed.json.screening.json
状态
status
success
error_message
error_message
无数据
raw_event
raw_event
JSON
{
"events": [
{
"eventName": "ObjectCreated:PutObject",
"eventSource": "acs:oss",
"eventTime": "2026-10-14T09:01:23.000Z",
"eventVersion": "1.0",
"oss": {
"bucket": {
"arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
"name": "langbowei-static",
"ownerIdentity": "1748673497100614",
"virtualBucket": ""
},
"object": {
"deltaSize": 7014,
"eTag": "A2254DB5C0C233AD1469E4B35552AF3F",
"key": "parsed\/resumes\/1-6acf447a-15694b-36c068744215__widget_1704704635359_0.pdf.parsed.json",
"objectMeta": {
"mimeType": "application\/json"
},
"size": 7014
},
"ossSchemaVersion": "1.0",
"ruleId": "2cb79d9565446405b8e3d3770c46f870fc17c5a5"
},
"region": "cn-hangzhou",
"requestParameters": {
"sourceIPAddress": "172.16.0.125"
},
"responseElements": {
"requestId": "6ACF44E33636FD37347134E7"
},
"userIdentity": {
"principalId": "300891235492433224"
}
}
]
}
创建时间
created_at
2026-10-14 17:03:35