简历初筛详情

ID id

1240

请求 ID request_id

1-6ad31376-15bb47-aefef64f04be

提取时间 extracted_at

2026-10-17 06:21:46

source_bucket source_bucket

langbowei-static

源对象 source_object

parsed/resumes/1-6ad31376-15bb47-aefef64f04be__widget_1704704635359_0.pdf.parsed.json

对象大小 object_size

9485

event_name event_name

ObjectCreated:PutObject

event_time event_time

2026-10-17T06:21:44.000Z

etag etag

61462DD7D0A2CBF0E600270B65E66E14

model model

qwen3.8-flash

文本长度 text_length

5397

jd_text jd_text

招聘岗位名称：FPGA工程师-深圳岗位类型：全职招聘类型：社招工作地点：深圳-源政创业大厦工作年限：3-5年期望薪资范围：22-30K 适用工作安排：大小周(早9晚9) 招聘人数：2 招聘紧急程度：普通期望到岗日期：2026-07-31 岗位JD：关于朗伯威LAMBERV 高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业朗伯威中国官网：www.lamberv.com 任职要求： 1、统招本科以上学历，3年以上图像处理/信号处理算法FPGA开发经验； 2、熟练的掌握掌握Verilog语言； 3、有高速信号调试经验，熟悉MIPI，PCIE，USB等接口；熟悉LVDS； 4、具有大规模电路逻辑设计经验和调试经验，能够解决复杂的时序问题； 5、具备数量阅读英文文档的能力； 6、能接受研发攻关期加班和一定的工作压力。岗位职责： 1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证； 2、负责FPGA逻辑的设计、开发、调试以及维护等工作； 3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证； 4、负责FPGA相关文档的撰写和整理。公司福利 1、办公室咖啡、小零食每日无限量供应； 2、核心团队来自清华大学，公司业务高速健康增长，产品研发采用前沿技术路线，提供有竞争力的职业晋升机会。 3、团队扁平化管理，成员年轻化，只要敢拼敢干，空间不设限；筛选标准：图像。LVDS

r1_json r1_json

JSON

{
    "r1_score": 51,
    "core_skill_score": 27,
    "project_score": 9,
    "industry_transfer_sc": 10,
    "info_integrity_score": 5,
    "reason": "第一轮筛选：51\/65\n\n维度1“技术”：36\/46\n加分「+12分：信号处理强」\n加分「+9分：架构设计完整」\n加分「+7分：高速数传经验」\n加分「+5分：核心模块成果」\n加分「+3分：专利进行中」\n扣分「-0分：无明确扣分」\n待验证「0分：LVDS证据」\n待验证「0分：图像算法」\n待验证「0分：MIPI\/USB」\n\n维度2“其他”：15\/19\n加分「+5分：仪器场景相关」\n加分「+4分：高速接口可迁移」\n加分「+3分：时间线较清晰」\n加分「+3分：字段较完整」\n扣分「-0分：无明确扣分」\n待验证「0分：期望城市」\n\n待验证项：\n- 核心技术：LVDS证据\n- 核心技术：图像算法\n- 核心技术：MIPI\/USB\n- 期望信息：深圳到岗\n\n冲突项：\n- 简历质量：乱码噪声\n- 经历描述：项目\/公司雷同\n- 地点偏好：上海≠深圳\n\n判定：基础能力通过，进入第二轮。"
}

r2_json r2_json

JSON

{
    "r2_score": 17,
    "scene_score": 8,
    "seniority_score": 5,
    "company_score": 2,
    "edu_score": 2,
    "edu_school_tag": "硕士（西南科技大学·待验证）",
    "ind_rel_tag": "相关",
    "industry_job_tag": "FPGA开发（场景差异·待验证）",
    "industry_tag": "不在关注企业名单内",
    "matched_company": "无",
    "salary_tag": "unknown",
    "reason_r2": "维度1 8\/16：标签未填→维度2 5\/9：7年信号强→维度3 2\/7：精密仪器→维度4 2\/3：硕士非985→待验证：岗位场景卡场景标签未填写；落地场景不同：候选人场景精密数采通信 vs 本公司场景工业视觉；候选人期望薪资25-50K，岗位预算未配置，待HR核实→薪资：unknown"
}

r3_json r3_json

JSON

{
    "reason_r3": "备选。节奏匹配（未表态接受大小周）；职业稳定性（共3段·最近11月）；简历呈现（部分字段缺失）；工作地点（异地未表态）；到岗时间（未写到岗时间）。建议电话验证；补充材料。",
    "status": "备选",
    "risk": "稳定性：共3段·最近11月；两段不满24月",
    "highlight": "FPGA 7年；Verilog；PCIE；高速数传；传感器",
    "suggestion": "电话验证；补充材料"
}

extracted_json extracted_json

JSON

{
    "r1": {
        "status": "success",
        "data": {
            "r1_score": 51,
            "core_skill_score": 27,
            "project_score": 9,
            "industry_transfer_sc": 10,
            "info_integrity_score": 5,
            "reason": "第一轮筛选：51\/65\n\n维度1“技术”：36\/46\n加分「+12分：信号处理强」\n加分「+9分：架构设计完整」\n加分「+7分：高速数传经验」\n加分「+5分：核心模块成果」\n加分「+3分：专利进行中」\n扣分「-0分：无明确扣分」\n待验证「0分：LVDS证据」\n待验证「0分：图像算法」\n待验证「0分：MIPI\/USB」\n\n维度2“其他”：15\/19\n加分「+5分：仪器场景相关」\n加分「+4分：高速接口可迁移」\n加分「+3分：时间线较清晰」\n加分「+3分：字段较完整」\n扣分「-0分：无明确扣分」\n待验证「0分：期望城市」\n\n待验证项：\n- 核心技术：LVDS证据\n- 核心技术：图像算法\n- 核心技术：MIPI\/USB\n- 期望信息：深圳到岗\n\n冲突项：\n- 简历质量：乱码噪声\n- 经历描述：项目\/公司雷同\n- 地点偏好：上海≠深圳\n\n判定：基础能力通过，进入第二轮。"
        },
        "error": null
    },
    "r2": {
        "status": "success",
        "data": {
            "r2_score": 17,
            "scene_score": 8,
            "seniority_score": 5,
            "company_score": 2,
            "edu_score": 2,
            "edu_school_tag": "硕士（西南科技大学·待验证）",
            "ind_rel_tag": "相关",
            "industry_job_tag": "FPGA开发（场景差异·待验证）",
            "industry_tag": "不在关注企业名单内",
            "matched_company": "无",
            "salary_tag": "unknown",
            "reason_r2": "维度1 8\/16：标签未填→维度2 5\/9：7年信号强→维度3 2\/7：精密仪器→维度4 2\/3：硕士非985→待验证：岗位场景卡场景标签未填写；落地场景不同：候选人场景精密数采通信 vs 本公司场景工业视觉；候选人期望薪资25-50K，岗位预算未配置，待HR核实→薪资：unknown"
        },
        "error": null
    },
    "r3": {
        "status": "success",
        "data": {
            "reason_r3": "备选。节奏匹配（未表态接受大小周）；职业稳定性（共3段·最近11月）；简历呈现（部分字段缺失）；工作地点（异地未表态）；到岗时间（未写到岗时间）。建议电话验证；补充材料。",
            "status": "备选",
            "risk": "稳定性：共3段·最近11月；两段不满24月",
            "highlight": "FPGA 7年；Verilog；PCIE；高速数传；传感器",
            "suggestion": "电话验证；补充材料"
        },
        "error": null
    }
}

composite_score composite_score

68

recommended_action recommended_action

备选

output_key output_key

structured/parsed/resumes/1-6ad31376-15bb47-aefef64f04be__widget_1704704635359_0.pdf.parsed.json.screening.json

状态 status

success

error_message error_message

无数据

raw_event raw_event

JSON

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-10-17T06:21:44.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 9485,
                    "eTag": "61462DD7D0A2CBF0E600270B65E66E14",
                    "key": "parsed\/resumes\/1-6ad31376-15bb47-aefef64f04be__widget_1704704635359_0.pdf.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 9485
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "2cb79d9565446405b8e3d3770c46f870fc17c5a5"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.123"
            },
            "responseElements": {
                "requestId": "6AD313F858F74A343275CE70"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}

创建时间 created_at

2026-10-17 14:24:41

记录详情