简历初筛
#386
记录详情
1-6a68890f-15a2cc-e4bb432076e9
success
2026-07-28 18:53:29
2026-07-28 10:50:50
ID
id
386
请求 ID
request_id
1-6a68890f-15a2cc-e4bb432076e9
提取时间
extracted_at
2026-07-28 10:50:50
source_bucket
source_bucket
langbowei-static
源对象
source_object
parsed/resumes/1-6a68890f-15a2cc-e4bb432076e9__widget_1704704635359_0.png.parsed.json
对象大小
object_size
6090
event_name
event_name
ObjectCreated:PutObject
event_time
event_time
2026-07-28T10:50:48.000Z
etag
etag
AF910A3F9CEA560DA59A71B0B49F1B83
model
model
qwen3.7-plus
文本长度
text_length
3198
jd_text
jd_text
招聘岗位：FPGA工程师-深圳
招聘类型：社招
工作地点：深圳-源政创业大厦
工作年限：3-5年
适用工作安排：大小周(早9晚9)
岗位类型：全职
期望薪资范围：22-30K
招聘人数：2
招聘紧急程度：普通
期望到岗日期：2026-07-31
岗位JD：
关于朗伯威LAMBERV
高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业 朗伯威中国官网：www.lamberv.com
任职要求：
1、统招本科以上学历，3年以上图像处理/信号处理算法FPGA开发经验；
2、熟练的掌握掌握Verilog语言；
3、有高速信号调试经验，熟悉MIPI，PCIE，USB等接口；熟悉LVDS；
4、具有大规模电路逻辑设计经验和调试经验，能够解决复杂的时序问题；
5、具备数量阅读英文文档的能力；
6、能接受研发攻关期加班和一定的工作压力。
岗位职责：
1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证；
2、负责FPGA逻辑的设计、开发、调试以及维护等工作；
3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证；
4、负责FPGA相关文档的撰写和整理。
公司福利
1、办公室咖啡、小零食每日无限量供应；
2、核心团队来自清华大学，公司业务高速健康增长，产品研发采用前沿技术路线，提供有竞争力的职业晋升机会。
3、团队扁平化管理，成员年轻化，只要敢拼敢干，空间不设限；
筛选标准：
图像。LVDS
extracted_json
extracted_json
JSON
{
"summary": {
"overall_match": "候选人具备扎实的FPGA开发与信号处理算法经验，项目成果显著，但图像处理及特定高速接口经验未明确，且未表态接受大小周及高强度加班。",
"key_strengths": [
"核心FPGA与信号处理技能扎实，有复杂项目量产交付及降本成果",
"期望薪资下限符合预算，且能月内快速到岗"
],
"key_concerns": [
"图像处理及LVDS\/MIPI等关键高速接口经验缺失或未体现",
"未明确说明是否接受大小周、早9晚9及研发攻关期加班",
"简历工作年限描述与实际毕业及入职时间存在轻微矛盾"
],
"recommendation_summary": "综合匹配分较高，但关键筛选技能与节奏接受度信息不足，整体置信度偏低，建议pending并在面试中重点核实。"
},
"jd_analysis": {
"must_requirements": [
"统招本科以上学历",
"3年以上图像处理\/信号处理算法FPGA开发经验",
"熟练掌握Verilog语言",
"高速信号调试经验，熟悉MIPI、PCIE、USB、LVDS等接口",
"大规模电路逻辑设计经验和调试经验，解决复杂时序问题",
"熟练阅读英文文档",
"接受研发攻关期加班和一定的工作压力（大小周早9晚9）"
],
"preferred_requirements": [
{
"requirement": "图像\/视觉算法硬件逻辑实现经验",
"importance": "high"
},
{
"requirement": "软硬件联调和验证经验",
"importance": "medium"
}
],
"job_environment": {
"city": "深圳",
"work_mode": "线下办公（源政创业大厦）",
"pace": "大小周，早9晚9，研发攻关期加班",
"company_stage": "高速成长期，清华团队",
"arrival_requirement": "2026-07-31"
},
"salary_range": {
"min_k": 22,
"max_k": 30,
"median_k": 26,
"source": "explicit"
}
},
"hard_requirements_check": [
{
"requirement": "统招本科以上学历",
"status": "met",
"evidence": "大连海事大学（211）电子信息工程本科，2023年毕业。"
},
{
"requirement": "3年以上图像处理\/信号处理算法FPGA开发经验",
"status": "partially_met",
"evidence": "具备信号处理算法（PID、FFT等）FPGA开发经验，但图像处理\/视觉算法经验未提及。"
},
{
"requirement": "熟练掌握Verilog语言",
"status": "met",
"evidence": "简历明确列出精通Verilog，并有相关逻辑开发经验。"
},
{
"requirement": "熟悉MIPI、PCIE、USB、LVDS等高速接口",
"status": "unknown",
"evidence": "简历提及Ethernet、SerDes、UART等，但未明确提及MIPI、PCIE、USB、LVDS。"
},
{
"requirement": "大规模电路逻辑设计与复杂时序解决能力",
"status": "met",
"evidence": "负责多芯片互联架构，精通时序后端，资源及功耗降低15%。"
},
{
"requirement": "熟练阅读英文文档",
"status": "met",
"evidence": "通过英语四级，自述能看懂英文文献。"
},
{
"requirement": "接受大小周及早9晚9加班",
"status": "unknown",
"evidence": "简历未明确说明是否接受大小周及高强度加班安排。"
}
],
"dimensions": [
{
"name": "tech_power",
"raw_score": 84,
"confidence_level": "medium",
"confidence_coefficient": 0.8,
"adjusted_score": 77.2,
"base_weight": 0.3,
"adjusted_weight": 0.545,
"score_breakdown": [
{
"item": "中性基准",
"score_change": 50,
"evidence": "初始基准分"
},
{
"item": "核心条件匹配",
"score_change": 15,
"evidence": "信号处理FPGA、Verilog、时序及英文能力满足，但图像处理及部分高速接口经验未知"
},
{
"item": "加分技能",
"score_change": 4,
"evidence": "具备软硬件联调与板级调试经验"
},
{
"item": "项目证据",
"score_change": 15,
"evidence": "主导多芯片互联架构伺服电源项目，量产百台以上，有明确降本成果"
},
{
"item": "经验深度",
"score_change": 0,
"evidence": "工作年限未明显超出JD要求"
}
],
"reason": "候选人具备扎实的FPGA开发与信号处理经验，项目成果显著，但JD筛选标准强调的图像处理及LVDS\/MIPI等特定接口经验未明确体现，故置信度为medium。"
},
{
"name": "stability",
"raw_score": 50,
"confidence_level": "low",
"confidence_coefficient": 0,
"adjusted_score": null,
"base_weight": 0.25,
"adjusted_weight": null,
"score_breakdown": [
{
"item": "中性基准",
"score_change": 50,
"evidence": "初始基准分，仅一段正式工作经历无法计算历史均值"
}
],
"reason": "候选人仅有华为一段正式工作经历，不满足计算历史任职均值的条件，置信度为low，不纳入综合分计算。"
},
{
"name": "salary_match",
"raw_score": 90,
"confidence_level": "high",
"confidence_coefficient": 1,
"adjusted_score": 90,
"base_weight": 0.2,
"adjusted_weight": 0.364,
"score_breakdown": [
{
"item": "中性基准",
"score_change": 50,
"evidence": "初始基准分"
},
{
"item": "薪资匹配",
"score_change": 40,
"evidence": "期望薪资下限30K，位于JD预算22-30K范围内"
}
],
"reason": "候选人期望薪资下限30K刚好触及JD预算上限，位于预算范围内，薪资信息明确，置信度高。"
},
{
"name": "pace_match",
"raw_score": 70,
"confidence_level": "low",
"confidence_coefficient": 0,
"adjusted_score": null,
"base_weight": 0.2,
"adjusted_weight": null,
"score_breakdown": [
{
"item": "中性基准",
"score_change": 50,
"evidence": "初始基准分"
},
{
"item": "地点匹配",
"score_change": 10,
"evidence": "期望城市为深圳，与JD一致"
},
{
"item": "到岗时间",
"score_change": 10,
"evidence": "月内到岗，满足JD要求"
},
{
"item": "工作节奏",
"score_change": 0,
"evidence": "未明确说明是否接受大小周及早9晚9"
}
],
"reason": "地点与到岗时间匹配，但候选人未明确表态是否接受大小周及早9晚9的高强度工作节奏，缺乏直接证据，置信度降为low。"
},
{
"name": "communication",
"raw_score": 80,
"confidence_level": "high",
"confidence_coefficient": 1,
"adjusted_score": 80,
"base_weight": 0.05,
"adjusted_weight": 0.091,
"score_breakdown": [
{
"item": "中性基准",
"score_change": 50,
"evidence": "初始基准分"
},
{
"item": "结构清晰度",
"score_change": 10,
"evidence": "模块划分清晰，阅读顺序合理"
},
{
"item": "信息完整度",
"score_change": 10,
"evidence": "任职时间、职位、项目等关键字段完整"
},
{
"item": "证据表达",
"score_change": 15,
"evidence": "项目描述包含背景、动作及量化结果"
},
{
"item": "一致性",
"score_change": -5,
"evidence": "2023年毕业但自称3-4年经验，存在轻微矛盾"
}
],
"reason": "简历结构清晰，项目描述有量化结果支撑，但工作年限描述与实际时间线存在轻微出入，整体表达质量良好。"
}
],
"information_coverage": 0.55,
"overall_confidence": 0.49,
"match_score": 82.1,
"bonus_items": [
{
"dimension": "salary_match",
"score": 90,
"confidence": "high",
"impact": 2,
"evidence": "期望薪资下限符合JD预算上限"
},
{
"dimension": "tech_power",
"score": 84,
"confidence": "medium",
"impact": 0.96,
"evidence": "核心FPGA与信号处理技能扎实，有复杂项目量产交付经验"
}
],
"risks": {
"hard_constraint_risks": [],
"confirmed_high_risks": [],
"potential_risks": [
{
"risk_type": "potential_risk",
"dimension": "tech_power",
"description": "JD筛选标准强调的图像处理经验及LVDS\/MIPI等特定高速接口经验在简历中未明确体现，需面试核实。",
"impact": 1.2
},
{
"risk_type": "potential_risk",
"dimension": "pace_match",
"description": "候选人未明确说明是否接受大小周、早9晚9及研发攻关期加班，存在节奏不匹配风险。",
"impact": 0
}
]
},
"missing_information": [
"是否接受大小周、早9晚9及研发攻关期加班",
"图像处理\/视觉算法FPGA开发经验",
"MIPI、PCIE、USB、LVDS等高速接口经验",
"稳定性评估（仅一段正式工作经历，无法计算历史均值）"
],
"recommendation": "pending",
"recommendation_reason": "综合匹配分较高（82.1），但关键筛选技能（图像处理、特定高速接口）与节奏接受度信息不足，整体置信度偏低（0.49），信息覆盖率不足（0.55），建议pending并在面试中重点核实相关经验及加班意愿。"
}
composite_score
composite_score
0
recommended_action
recommended_action
output_key
output_key
structured/parsed/resumes/1-6a68890f-15a2cc-e4bb432076e9__widget_1704704635359_0.png.parsed.json.screening.json
状态
status
success
error_message
error_message
无数据
raw_event
raw_event
JSON
{
"events": [
{
"eventName": "ObjectCreated:PutObject",
"eventSource": "acs:oss",
"eventTime": "2026-07-28T10:50:48.000Z",
"eventVersion": "1.0",
"oss": {
"bucket": {
"arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
"name": "langbowei-static",
"ownerIdentity": "1748673497100614",
"virtualBucket": ""
},
"object": {
"deltaSize": 6090,
"eTag": "AF910A3F9CEA560DA59A71B0B49F1B83",
"key": "parsed\/resumes\/1-6a68890f-15a2cc-e4bb432076e9__widget_1704704635359_0.png.parsed.json",
"objectMeta": {
"mimeType": "application\/json"
},
"size": 6090
},
"ossSchemaVersion": "1.0",
"ruleId": "ca5b3a7a3f9032c56d393bfb816e6376962c91d8"
},
"region": "cn-hangzhou",
"requestParameters": {
"sourceIPAddress": "172.16.0.155"
},
"responseElements": {
"requestId": "6A688988815ED33333237750"
},
"userIdentity": {
"principalId": "300891235492433224"
}
}
]
}
创建时间
created_at
2026-07-28 18:53:29