{
    "summary": {
        "overall_match": "候选人技术能力高度匹配岗位需求，具备丰富的FPGA及SOC开发、高速信号处理与图像处理经验，综合匹配度高，但近期任职时间较短且部分节奏信息缺失。",
        "key_strengths": [
            "核心技术完全覆盖：精通Xilinx FPGA\/SOC开发，具备高速接口（25G以太网、JESD204B等）及复杂时序优化经验",
            "项目成果突出：主导过4K ISP算法落地及24Gbps超高带宽数据处理项目，具备大规模逻辑设计与算法优化能力",
            "学历与经验达标：北航硕士+哈工大本科，认可工作年限超5年，满足3-5年硕士最佳要求"
        ],
        "key_concerns": [
            "近期任职时间较短：最近一段工作经历不足1年，需关注其稳定性及离职原因",
            "工作节奏接受度未知：未明确说明是否接受大小周及早9晚9的工作安排",
            "期望城市差异：期望城市为上海，但当前在苏州工作，需确认其最终工作地意向"
        ],
        "recommendation_summary": "候选人技术实力强劲，项目经验与岗位需求高度契合，简历呈现质量高。虽近期任职时间较短且部分考勤节奏信息缺失，但技术优势显著，建议推进面试并重点核实稳定性与工作节奏接受度。"
    },
    "dimensions": [
        {
            "name": "tech_power",
            "raw_score": 100,
            "confidence_level": "high",
            "jd_requirement": "3年以上图像处理\/信号处理算法FPGA开发经验；熟练掌握Verilog；熟悉高速信号调试及万兆网、LVDS等接口；具备大规模逻辑设计与时序问题解决能力；SOC\/图像处理经验优先。",
            "resume_fulfillment": "完全满足。具备3年以上相关经验，熟练使用Verilog\/SystemVerilog；精通Xilinx Zynq\/Versal SOC开发；具备25G以太网、JESD204B、LVDS等高速接口开发经验；主导过4K ISP算法落地及24Gbps高速采集板卡开发，时序优化与大规模逻辑设计经验丰富。"
        },
        {
            "name": "stability",
            "raw_score": 40,
            "confidence_level": "medium",
            "jd_requirement": "未明确说明，依据历史任职年限评估稳定性。",
            "resume_fulfillment": "最近一段工作（以诺康）任职不足1年（2025.11至今），历史工作（光格科技）任职约2年8个月（取整3年）。因最近一段任职≤12个月且历史均值>2年，稳定性得分下调。需核实近期跳槽原因。"
        },
        {
            "name": "salary_match",
            "raw_score": 50,
            "confidence_level": "low",
            "jd_requirement": "20-35K",
            "resume_fulfillment": "候选人未提供期望薪资，信息缺失，无法评估匹配度，不纳入综合分计算。"
        },
        {
            "name": "pace_match",
            "raw_score": 60,
            "confidence_level": "low",
            "jd_requirement": "苏州-展业大厦；大小周(早9晚9)。",
            "resume_fulfillment": "候选人当前在苏州工作，地点匹配（+10）；但期望城市为上海，且未明确说明是否接受大小周及早9晚9的工作节奏，关键接受意愿缺失，置信度为low，不纳入综合分计算。"
        },
        {
            "name": "communication",
            "raw_score": 95,
            "confidence_level": "high",
            "jd_requirement": "此项为简历信息表达质量评估，JD无直接要求。",
            "resume_fulfillment": "简历结构清晰，模块完整；项目经历采用STAR法则，背景、职责、动作与量化结果（如带宽效率86%、降低99% DSP消耗等）描述详实；技能与项目经历高度一致，表达专业流畅。"
        }
    ],
    "match_score": 84.2,
    "overall_confidence": 0.71,
    "recommendation": "strong_approve"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-08-02T08:09:11.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 18628,
                    "eTag": "8207350401DB6A176323BA38ADBB36D7",
                    "key": "parsed\/resumes\/1-6a6efa82-15cafd-9d2e898928b2__widget_1704704635359_0.pdf.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 18628
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "ca5b3a7a3f9032c56d393bfb816e6376962c91d8"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.121"
            },
            "responseElements": {
                "requestId": "6A6EFB274DD5BF3438A13F81"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}