简历初筛详情

ID id

811

请求 ID request_id

1-6a8d121d-153830-74cd6bb48f9e

提取时间 extracted_at

2026-08-25 03:56:19

source_bucket source_bucket

langbowei-static

源对象 source_object

parsed/resumes/1-6a8d121d-153830-74cd6bb48f9e__widget_1704704635359_0.pdf.parsed.json

对象大小 object_size

6369

event_name event_name

ObjectCreated:PutObject

event_time event_time

2026-08-25T03:56:17.000Z

etag etag

ECEE287BAB2E392EA96BB5266C3642AF

model model

qwen3.7-plus

文本长度 text_length

3622

jd_text jd_text

产研周远泽 2026-07-29T16:00:00.000Z 高级FPGA工程师-苏州 2 全职非常紧急 2026-08-30T16:00:00.000Z 关于朗伯威LAMBERV 高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业朗伯威中国官网：www.lamberv.com 任职要求： 1、统招本科以上学历，3年以上图像处理/信号处理算法FPGA开发经验； 2、熟练的掌握掌握Verilog语言； 3、有高速信号调试经验，熟悉万兆网，CameraLink，CXP，Aurora等接口；熟悉LVDS； 4、具有大规模电路逻辑设计经验和调试经验，能够解决复杂的时序问题； 5、具备数量阅读英文文档的能力； 6、能接受研发攻关期加班和一定的工作压力。岗位职责： 1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证； 2、负责FPGA逻辑的设计、开发、调试以及维护等工作； 3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证； 4、负责FPGA相关文档的撰写和整理。公司福利 1、办公室咖啡、小零食每日无限量供应； 2、核心团队来自清华大学，公司业务高速健康增长，产品研发采用前沿技术路线，提供有竞争力的职业晋升机会。 3、团队扁平化管理，成员年轻化，只要敢拼敢干，空间不设限； 3-5年硕士最佳，最低要求：Xilinx+高速信号，nice to have：SOC芯片/图像处理经验 20-35K HC2026073001 67b29b70ebd25f36798ca425 00051 [{'name': '周远泽', 'username': 'c945b5g9', 'status': 1, 'type': 0, 'departments': [3], 'integrate_id': 'c945b5g9'}, {'name': '唐汇沙', 'username': 'adb78383', 'status': 1, 'type': 0, 'departments': [3], 'integrate_id': 'adb78383'}] [{'name': '杨心杰', 'username': 'e3378688', 'status': 1, 'type': 0, 'departments': [29], 'integrate_id': 'e3378688'}] [{'name': '杨心杰', 'username': 'e3378688', 'status': 1, 'type': 0, 'departments': [29], 'integrate_id': 'e3378688'}] [{'name': '户孝围', 'username': '3eabb56d', 'status': 1, 'type': 0, 'departments': [22, 4], 'integrate_id': '3eabb56d'}] 社招苏州-展业大厦 3-5年大小周(早9晚9) 通过 2026-07-29T16:00:00.000Z 待启动 2026-07-29T16:00:00.000Z 2 1 0 0 0 0 0 0 0 未完成 0 FPGA 研发 82.1

extracted_json extracted_json

JSON

{
    "summary": {
        "overall_match": "候选人技术能力与岗位高度匹配，具备扎实的FPGA开发与高速信号处理经验，且项目背景与图像处理强相关，综合匹配度高。",
        "key_strengths": [
            "核心技术完全覆盖：熟练掌握Verilog及Xilinx平台，具备SRIO\/PCIE等高速接口开发与调试经验",
            "业务场景高度契合：拥有多片图像处理FPGA系统联合仿真及红外图像增强算法硬件部署经验",
            "简历呈现质量高：项目经历描述详实，包含具体技术栈、带宽指标及业务成果"
        ],
        "key_concerns": [
            "专项经验年限略欠：正式工作中图像处理FPGA经验约2年，略低于JD要求的3年以上",
            "节奏与地点意愿未知：未说明是否接受苏州工作、大小周及早9晚9的加班节奏"
        ],
        "recommendation_summary": "候选人技术实力突出，项目经验与岗位需求高度吻合，稳定性良好。虽部分非技术类信息缺失且专项经验年限略短，但不影响整体高技术匹配度，建议强力推进。"
    },
    "dimensions": [
        {
            "name": "tech_power",
            "raw_score": 90,
            "confidence_level": "high",
            "jd_requirement": "3年以上图像处理\/信号处理算法FPGA开发经验；熟练掌握Verilog；有高速信号调试经验（Xilinx+高速信号）；具备英文文档阅读能力",
            "resume_fulfillment": "熟练掌握Verilog及Xilinx平台，具备SRIO\/PCIE\/MIPI等高速接口开发经验；拥有内窥镜图像处理系统联合仿真及红外图像增强算法硬件部署经验；英语六级。核心技术充分满足，且具备SOC及图像处理加分经验。"
        },
        {
            "name": "stability",
            "raw_score": 75,
            "confidence_level": "medium",
            "jd_requirement": "未明确说明，默认评估正式工作任职时长与稳定性",
            "resume_fulfillment": "候选人自2024年7月硕士毕业后在海康威视.慧影科技担任FPGA工程师至今，最近一段正式工作经历超过24个月，视为稳定。"
        },
        {
            "name": "salary_match",
            "raw_score": 50,
            "confidence_level": "low",
            "jd_requirement": "20-35K",
            "resume_fulfillment": "候选人未在简历中提供期望薪资，信息缺失。"
        },
        {
            "name": "pace_match",
            "raw_score": 50,
            "confidence_level": "low",
            "jd_requirement": "苏州工作；大小周(早9晚9)；能接受研发攻关期加班和一定的工作压力",
            "resume_fulfillment": "候选人当前在杭州，且未说明是否接受苏州工作、大小周及加班安排，关键接受意愿信息缺失。"
        },
        {
            "name": "communication",
            "raw_score": 95,
            "confidence_level": "high",
            "jd_requirement": "此项为简历信息表达质量评估，JD无直接要求",
            "resume_fulfillment": "简历模块清晰，教育、工作、项目经历时间线完整一致；项目描述包含背景、具体动作、技术栈及量化结果（如12.5Gbps），表达专业且逻辑严密。"
        }
    ],
    "match_score": 85,
    "overall_confidence": 0.71,
    "recommendation": "strong_approve",
    "hard_requirements_check": [
        {
            "requirement": "统招本科以上学历",
            "status": "met",
            "evidence": "华中科技大学自动化专业学士及控制科学与工程专业硕士。"
        },
        {
            "requirement": "3年以上图像处理\/信号处理算法FPGA开发经验",
            "status": "unknown",
            "evidence": "候选人2024年7月硕士毕业，正式工作中图像处理FPGA经验约2年。虽具备高度相关的硕士期间项目经验，但专项经验不能折算学历，实际正式工作年限略低于3年要求。"
        },
        {
            "requirement": "熟练掌握Verilog语言",
            "status": "met",
            "evidence": "专业技能中明确写明熟练掌握Verilog HDL，并在多个项目中实际应用。"
        },
        {
            "requirement": "有高速信号调试经验，熟悉相关接口（最低要求Xilinx+高速信号）",
            "status": "met",
            "evidence": "负责Xilinx SRIO IP开发（12.5Gbps），具有SRIO、PCIE、MIPI等高速接口开发经验。"
        },
        {
            "requirement": "具备数量阅读英文文档的能力",
            "status": "met",
            "evidence": "英语六级，具备良好的英文文献与数据手册阅读能力。"
        },
        {
            "requirement": "能接受研发攻关期加班和一定的工作压力（大小周\/早9晚9）",
            "status": "unknown",
            "evidence": "简历未提及对加班、大小周及工作压力的接受意愿。"
        }
    ],
    "bonus_items": [
        {
            "dimension": "tech_power",
            "reason": "技术匹配原始分90，具备图像处理及SOC芯片相关加分经验，项目成果显著",
            "bonus_impact": 5
        },
        {
            "dimension": "communication",
            "reason": "简历呈现原始分95，结构清晰，项目描述详实且量化",
            "bonus_impact": 0.75
        }
    ],
    "risks": {
        "hard_constraint_risks": [],
        "confirmed_high_risks": [],
        "potential_risks": [
            {
                "dimension": "tech_power",
                "reason": "核心硬性要求存在部分相关证据，但尚不足以确认完全满足：图像处理FPGA专项经验实际正式工作约2年，略低于JD要求的3年以上，建议面试时进一步核实其项目深度或确认是否可放宽年限要求。",
                "risk_impact": 0
            }
        ]
    },
    "missing_information": [
        "候选人期望薪资未知",
        "候选人是否接受苏州工作地点未知",
        "候选人是否接受大小周及早9晚9加班节奏未知",
        "候选人到岗时间未知"
    ]
}

composite_score composite_score

0

recommended_action recommended_action

output_key output_key

structured/parsed/resumes/1-6a8d121d-153830-74cd6bb48f9e__widget_1704704635359_0.pdf.parsed.json.screening.json

状态 status

success

error_message error_message

无数据

raw_event raw_event

JSON

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-08-25T03:56:17.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 6369,
                    "eTag": "ECEE287BAB2E392EA96BB5266C3642AF",
                    "key": "parsed\/resumes\/1-6a8d121d-153830-74cd6bb48f9e__widget_1704704635359_0.pdf.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 6369
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "ca5b3a7a3f9032c56d393bfb816e6376962c91d8"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.119"
            },
            "responseElements": {
                "requestId": "6A8D1261B0E19330334CB1F5"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}

创建时间 created_at

2026-08-25 11:57:47

记录详情