简历初筛详情

简历初筛 #946

记录详情

返回列表
请求 ID
1-6aaa02cc-154295-7f4315cd017a
状态
success
创建时间
2026-09-16 10:48:51
提取时间
2026-09-16 02:47:35
ID id
946
请求 ID request_id
1-6aaa02cc-154295-7f4315cd017a
提取时间 extracted_at
2026-09-16 02:47:35
source_bucket source_bucket
langbowei-static
源对象 source_object
parsed/resumes/1-6aaa02cc-154295-7f4315cd017a__widget_1704704635359_0.pdf.parsed.json
对象大小 object_size
18851
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-09-16T02:47:33.000Z
etag etag
FC18A3C7D1B6C5394952BF47829F2B3F
model model
qwen3.7-plus
文本长度 text_length
9237
jd_text jd_text
产研 周远泽 2026-07-05T16:00:00.000Z FPGA工程师-深圳 2 全职 普通 2026-07-30T16:00:00.000Z 关于朗伯威LAMBERV 高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业 朗伯威中国官网：www.lamberv.com 任职要求： 1、统招本科以上学历，3年以上图像处理/信号处理算法FPGA开发经验； 2、熟练的掌握掌握Verilog语言； 3、有高速信号调试经验，熟悉MIPI，PCIE，USB等接口；熟悉LVDS； 4、具有大规模电路逻辑设计经验和调试经验，能够解决复杂的时序问题； 5、具备数量阅读英文文档的能力； 6、能接受研发攻关期加班和一定的工作压力。 岗位职责： 1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证； 2、负责FPGA逻辑的设计、开发、调试以及维护等工作； 3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证； 4、负责FPGA相关文档的撰写和整理。 公司福利 1、办公室咖啡、小零食每日无限量供应； 2、核心团队来自清华大学，公司业务高速健康增长，产品研发采用前沿技术路线，提供有竞争力的职业晋升机会。 3、团队扁平化管理，成员年轻化，只要敢拼敢干，空间不设限； 图像。LVDS 22-30K HC2026070605 67adaef1fe156cbf02573142 00050 [{'name': '周远泽', 'username': 'c945b5g9', 'status': 1, 'type': 0, 'departments': [3], 'integrate_id': 'c945b5g9'}, {'name': '唐汇沙', 'username': 'adb78383', 'status': 1, 'type': 0, 'departments': [3], 'integrate_id': 'adb78383'}] [{'name': '杨心杰', 'username': 'e3378688', 'status': 1, 'type': 0, 'departments': [29], 'integrate_id': 'e3378688'}] [{'name': '杨心杰', 'username': 'e3378688', 'status': 1, 'type': 0, 'departments': [29], 'integrate_id': 'e3378688'}] [{'name': '户孝围', 'username': '3eabb56d', 'status': 1, 'type': 0, 'departments': [22, 4], 'integrate_id': '3eabb56d'}] 社招 深圳-源政创业大厦 3-5年 大小周(早9晚9) 通过 2026-07-05T16:00:00.000Z 已启动 2026-07-05T16:00:00.000Z 111 34 18 8 3 1 7 1 2 未完成 0.5 FPGA 研发 80.47567568
r1_json r1_json
无数据
r2_json r2_json
无数据
r3_json r3_json
无数据
extracted_json extracted_json
JSON 
{
    "summary": {
        "overall_match": "候选人具备丰富的FPGA开发与图像处理经验，核心技术高度匹配，稳定性良好，期望薪资低于预算，综合匹配度极高。",
        "key_strengths": [
            "精通Verilog及图像处理FPGA开发，核心技能完全覆盖",
            "具备多款成熟产品量产及迭代经验，项目成果扎实",
            "最近一段任职超3年，稳定性良好"
        ],
        "key_concerns": [
            "期望薪资略低于岗位预算下限，需核实职级与薪资结构预期",
            "未明确说明对大小周及早9晚9工作节奏的接受度",
            "未提供英语阅读能力证明"
        ],
        "recommendation_summary": "技术能力与岗位需求高度契合，项目经验丰富且稳定性好，薪资在预算内，虽部分节奏与软性条件未明确表态，但不影响整体强烈推荐。"
    },
    "dimensions": [
        {
            "name": "tech_power",
            "raw_score": 95,
            "confidence_level": "high",
            "adjusted_score": 95,
            "adjusted_weight": 0.625,
            "jd_requirement": "统招本科，3年以上图像\/信号处理FPGA经验，精通Verilog，熟悉高速接口及调试，具备时序问题解决能力",
            "resume_fulfillment": "精通Verilog，具备丰富的红外成像与ADC信号处理FPGA开发经验，熟悉LVDS等高速接口及板上调试，相关经验超5年，高度匹配。"
        },
        {
            "name": "stability",
            "raw_score": 75,
            "confidence_level": "medium",
            "adjusted_score": 70,
            "adjusted_weight": 0.25,
            "jd_requirement": "未明确说明，默认评估任职稳定性",
            "resume_fulfillment": "最近一段工作任职超39个月，历史平均任职年限良好，整体稳定性较高。"
        },
        {
            "name": "salary_match",
            "raw_score": 85,
            "confidence_level": "high",
            "adjusted_score": 85,
            "adjusted_weight": 0.0625,
            "jd_requirement": "22-30K",
            "resume_fulfillment": "期望薪资18-20K，低于岗位预算下限，建议核实岗位级别及薪资结构预期。"
        },
        {
            "name": "pace_match",
            "raw_score": 60,
            "confidence_level": "low",
            "adjusted_score": null,
            "adjusted_weight": null,
            "jd_requirement": "深圳，大小周(早9晚9)，接受研发攻关期加班",
            "resume_fulfillment": "推断在深圳工作，但未明确说明对大小周、早9晚9及加班的接受度，也未提供到岗时间。"
        },
        {
            "name": "communication",
            "raw_score": 85,
            "confidence_level": "high",
            "adjusted_score": 85,
            "adjusted_weight": 0.0625,
            "jd_requirement": "无直接要求，评估简历呈现质量",
            "resume_fulfillment": "简历结构清晰，项目经历详实，背景、动作与结果描述完整，存在少量OCR乱码但不影响整体阅读。"
        }
    ],
    "match_score": 87.5,
    "overall_confidence": 0.76,
    "information_coverage": 0.8,
    "hard_requirements_check": {
        "status": "met",
        "details": [
            {
                "condition": "统招本科以上学历",
                "status": "met",
                "evidence": "本科，电子科技大学中山学院，电子科学与技术专业。"
            },
            {
                "condition": "3年以上图像处理\/信号处理算法FPGA开发经验",
                "status": "met",
                "evidence": "2020年7月至今从事FPGA相关开发，具备红外成像及ADC信号采集等图像\/信号处理经验，总经验近6年。"
            },
            {
                "condition": "熟练掌握Verilog语言",
                "status": "met",
                "evidence": "简历多处提及使用Verilog进行逻辑开发、仿真与调试。"
            },
            {
                "condition": "高速信号调试经验，熟悉MIPI, PCIE, USB, LVDS",
                "status": "met",
                "evidence": "精通LVDS，熟悉USB2.0，了解PCIE\/MIPI，熟练使用示波器和逻辑分析仪进行板上调试。"
            },
            {
                "condition": "大规模电路逻辑设计和调试，解决复杂时序问题",
                "status": "met",
                "evidence": "具备时序约束、收敛分析及跨时钟域处理经验，完成过多款产品的量产开发与迭代。"
            },
            {
                "condition": "熟练阅读英文文档",
                "status": "unknown",
                "evidence": "简历未明确提及英语能力或相关证书。"
            },
            {
                "condition": "接受研发攻关期加班和一定的工作压力",
                "status": "unknown",
                "evidence": "简历未明确表态是否接受大小周及早9晚9的工作节奏。"
            }
        ]
    },
    "risks": {
        "hard_constraint_risks": [],
        "confirmed_high_risks": [],
        "potential_risks": []
    },
    "missing_information": [
        "英语阅读能力证明",
        "对大小周及早9晚9工作节奏的接受度",
        "到岗时间"
    ],
    "bonus_items": [
        {
            "dimension": "tech_power",
            "reason": "技术匹配原始分95，远超80分基准，具备高度相关的复杂项目量产经验",
            "impact": 7.5
        },
        {
            "dimension": "communication",
            "reason": "简历呈现原始分85，结构清晰，项目描述完整",
            "impact": 0.25
        }
    ],
    "recommendation": "strong_approve"
}
composite_score composite_score
0
recommended_action recommended_action
output_key output_key
structured/parsed/resumes/1-6aaa02cc-154295-7f4315cd017a__widget_1704704635359_0.pdf.parsed.json.screening.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON 
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-09-16T02:47:33.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 18851,
                    "eTag": "FC18A3C7D1B6C5394952BF47829F2B3F",
                    "key": "parsed\/resumes\/1-6aaa02cc-154295-7f4315cd017a__widget_1704704635359_0.pdf.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 18851
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "ca5b3a7a3f9032c56d393bfb816e6376962c91d8"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.129"
            },
            "responseElements": {
                "requestId": "6AAA0345EF634737325C0E60"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}
创建时间 created_at
2026-09-16 10:48:51